基于fm1702的射频卡读写系统的设计毕业设计论文(编辑修改稿)

基于fm1702的射频卡读写系统的设计毕业设计论文(编辑修改稿)内容摘要：

1702 芯片有以下特点：高集成度的模拟电路，只需最少量的外围线路；操作距离可达 10cm；支持 ISO14443 协议；内部带有加密单元；支持 SPI接；包含 512byte 的 EEPROM；包含 64byte 的 FIFO；数字电路具有TTL/CMOS 两种电压工作模式；软件控制的 power down 模式；一个可编程计时器；一个中断处理器；一个串行输出输入口；启动配置可编程数字，模拟和发射模块都有独立的电源供电，电压范围从 3V到 5V； 封装形式为 SOP24 小型封装。 FM1702 的管脚配置如图 25 所示。 管脚功能如表 21。 表 21 FM1702管脚功能表 引脚序号 引脚名称 类型 引脚功能 1 OSCIN I 晶振输入： fosc = 2 IRQ O 中断请求：输出中断源请求信号 3 MFIN I 串行输入：接收满足 ISO14443A协议的数字串行信号 4 TX1 O 发射口 1：输出经过调制的 信号 5 TVDD PWR 发射器电源：提供 TX1 和 TX2 的输出能量 6 TX2 0 发射口 2：输出经过调制的 信号 7 TVSS PWR 发射器地 8 C0 I 固定接低电平 9 C1 I 固定接高电平 10 C2 I 固定接高电平 11 DVSS PWR 数字地 12 MISO O 主入从出： SPI 接口下数据输出 13 SCK I 串行时钟（ SCK）： SPI 接口下时钟信号 14 MOSI I 主出从入： SPI 接口下数据输入 15 NSS I 接口选通：选通 SPI 接口模式 华中科技大学毕业设计（论文） 7 16 C3 I 固定接低电平 17 DVDD PWR 数字电源 18 AVDD PWR 模拟电源 19 AUX O 模拟测试信号输出：输出模拟测试信号，测 试信号由 TestAnaOutSel寄存器选择 20 AVSS PWR 模拟地 21 RX I 接收口：接收外部天线耦合过来的 22 VMID PWR 内部参考电压：输出内部参考电压 23 RSTPD I 复位及掉电信号：高电平时复位内部电路 24 OSCOUT O 晶振输出 FM1702 接口规范 FM1702SL 支持 SPI 微处理器接口，在 SPI 通信方式下， FM1702SL 只能作为 slave 端， SCK 时钟需由 master 提供。 时序图如图 26。 SPI 时序如表 22。 表 22 时序表 图 26 SPI时序图 符号 参数 MIN MAX 单位 tSCKL SCK 低电平宽度 100 ns tSCKH SCK 高电平宽度 100 ns tSHDX SCK 高到数据改变 20 ns tDXSH d 数据改变到 SCK 变高 20 ns tSLDX SCK 低到数据改变 15 ns tSLNH SCK 低到 NSS 变高 20 ns 华中科技大学毕业设计（论文） 8 Mifare1 S50 非接触 IC 卡 介绍 主要指标 容量为 8K 位（ bits） =1K 字节（ bytes） EEPROM；分为 16 个扇区，每个扇区为 4 块，每块 16 个字节 ,以块为存取单位；每个扇区有独立的一组密码及访问控制；每张卡有唯一序列号，为 32 位；具有防冲突机制，支持多卡操作；无电源，自带天线，内含加密控制逻辑和通讯逻辑电路；数据保存期为 10 年，可改写 10 万次，读无限次；工作温度： 20℃ ~50℃ (湿度为 90%)；工作频率：；通信速率： 106 KBPS；读写距离： 10 cm以内（与读写器有关）。 存储结构 M1 卡分为 16 个扇区，每个扇区由 4 块（块 0、块 块 块 3）组成，我们也将 16 个扇区的 64 个块按绝对地址编号为 0~63，存贮结构如下图 27 所示： 扇区 0 块 0 数据块 0 块 1 数据块 1 块 2 数据块 2 块 3 密码 A 存取控制 密码 B 控制块 3 扇区 1 块 0 数据块 4 块 1 数据块 5 块 2 数据块 6 块 3 密码 A 存取控制 密码 B 控制块 7 ∶ ∶ ∶ 扇区15 0 数据块 60 1 数据块 61 2 数据块 62 3 密码 A 存取控制 密码 B 控制块 63 图 27 S50存贮结构图 第 0 扇区的块 0（即绝对地址 0 块），它用于存放厂商代码，已经固化，不可更改。 每个扇区的块 0、块 块 2 为数据块，可用于存贮数据。 数据块可作两种应用：用作一般的数据保存，可以进行读、写操作；用作数据值，可以进行初始化值、加值、减值、读值操作。 每个扇区的块 3 为控制块，包括了密码 A、存取控制、密码 B。 具体结下 ： 华中科技大学毕业设计（论文） 9 密码 A（ 6字节） 存取控制（ 4 字节） 密码 B（ 6 字节） 每个扇区的密码和存取控制都是独立的，可以根据实际需要设定各自的密码及存取控制。 存取控制为 4 个字节，共 32 位，扇区中的每个块（包括数据块和控制块）的存取条件是由密码和存取控制共同决定的，在存取控制中每个块都有相应的三个控制位 ,定义如下 ： 块 0： C10 C20 C30 块 1： C11 C21 C31 块 2： C12 C22 C32 块 3： C13 C23 C33 三个控制位以正和反两种形式存在于存取控制字节中，决定了该块的访问权限（如进行减值操作必须验证 KEY A，进行加值操作必须验证 KEY B，等等）。 三个控制位在存取控制字节中的位置，以块 0 为例： 对块 0的控制如表 23： 表 23 块 0控制表 Bit 7 6 5 4 3 2 1 0 字节 6 C20_b C10_b 字节 7 C10 C30_b 字节 8 C30 C20 字节 9 ( 注： C10_b 表示 C10 取反 ) 存取控制（ 4字节，其中字节 9为备用字节）结构如表 24 所示： 表 24 存取控制结构表 bit 7 6 5 4 3 2 1 0 字节 6 C23_b C22_b C21_b C20_b C13_b C12_b C11_b C10_b 字节 7 C13 C12 C11 C10 C33_b C32_b C31_b C30_b 字节 8 C33 C32 C31 C30 C23 C22 C21 C20 字节 9 ( 注： _b表示取反 ) 数据块（块 0、块 块 2）的存取控制如表 35： A0 A1 A2 A3 A4 A5 FF 07 80 69 B0 B1 B2 B3 B4 B5 华中科技大学毕业设计（论文） 10 表 25 数据块存取控制表 （ KeyA|B 表示密码 A或密码 B， Never表示任何条件下不能实现） 例如： 当块 0 的存取控制位 C10 C20 C30=1 0 0 时，验证密码 A 或密码 B正确后可读；验证密码 B 正确后可写；不能进行加值、减值操作。 工作原理 卡片的电气部分只由一个天线和 ASIC 组成。 天线：卡片的天线是只有几组绕线的线圈，很适于封装到 IS0 卡片中。 ASIC：卡片的 ASIC 由一个高速（ 106KB 波特率）的 RF 接口，一个控制单元和一个 8K 位 EEPROM 组成。 工作原理：读写器向 M1 卡发一组固定频率的电磁波，卡片内有一个 LC串联谐振电路，其频率与读写器发射的频率相同，在电磁波的激励下， LC 谐振电 路产生共振，从而使电容内有了电荷，在这个电容的另一端，接有一个单向导通的电子泵，将电容内的电荷送到另一个电容内储存，当所积累的电荷达到2V 时，此电容可做为电源为其它电路提供工作电压，将卡内数据发射出去或接取读写器的数据。 M1 射频卡与读写器的通讯 M1 射频卡与读写器的通讯如图 35。 复位应答（ Answer to request） M1 射频卡的通讯协议和通讯波特率是定义好的，当有卡片进入读写器的操作范围时，读写器以特定的协议与它通讯，从而确定该卡是否为 M1 射频 控制位（ X=0..2） 访 问 条 件 （对数据块 0、 2） C1X C2X C3X Read Write Increment Decrement, transfer, Restore 0 0 0 KeyA|B KeyA|B KeyA|B KeyA|B 0 1 0 KeyA|B Never Never Never 1 0 0 KeyA|B KeyB Never Never 1 1 0 KeyA|B KeyB KeyB KeyA|B 0 0 1 KeyA|B Never Never KeyA|B 0 1 1 KeyB KeyB Never Never 1 0 1 KeyB Never Never Never 1 1 1 Never Never Never Never 华中科技大学毕业设计（论文） 11 卡，即验证卡片的卡型。 防冲突机制 (Anticollision Loop) 当有多张卡进入读写器操作范围时，防冲突机制会从其中选择一张进行操作，未选中的则处于空闲模式等待下一次选卡，该过程会返回被选卡的序列号。 选择卡片 (Select Tag) 选择被选中的卡的序列号，并同时返回卡的容量代码。 三次互相确认 (3 Pass Authentication) 选定要处理的卡片之后，读写器就确定要访问的扇区号，并对该扇区密码进行密码校验，在三次相互认证之后就可以通过加密流进行通讯。 （在选择另一扇区时， 则必须进行另一扇区密码校验。 ） 图 28 M1 射频卡与读写器的通讯 华中科技大学毕业设计（论文） 12 FM1702SL 使用的认证算法称为三重认证。 它基于密钥长度为 48 比特的私有加密数据流。 如欲获取标准卡片的数据，有关相应密要的知识是必需的。 为了能够成功进行卡的认证以及后续对储存于卡 EEPROM 中的数据进行操作，FM1702SL 必须能够获得正确的密钥。 当一张卡按照 ISO14443A 协议被选中后，用户可以按照标准协议继续操作。 这种情况下，必须执行卡片认证。 这一过程在执行 Authent1（ 0CH）和 Authent2（ 14H）指令时自动完 成。 在卡认证的过程中，加密算法被初始化，在成功认证之后与卡的通讯处于加密状态。 在认证指令执行过程中， FM1702SL 从内部密钥缓冲器中读取密钥。 密钥总是从密钥缓冲器中获取。 因此认证指令无需指明密钥存储地址。 当然，在认证指令开始之前，用户必须保证在密钥缓冲器中已经准备好了密钥。 密钥缓冲器可以通过一下方式加载：用 LoadKeyE2 指令从 E178。 PROM 中加载；直接由外部处理器通过 LoadKey 指令从 FIFO 中加载。 三重加密算法被用于执行标准认证。 在密钥缓冲器中必须储存准确的密钥以便能够进行成功的认证操作。 步骤 1：通过 LoadKeyE2 或者 LoadKey 加载密钥到内部密钥缓冲器；步骤 2：启动 Authent1 指令，结束以后，检查错误标志来判断执行结果；步骤 3：启动 Authent2 指令，结束以后，检查错误标志以及FM1702 中 Crypto1On 标志来判断执行结果。 显示模块 显示模块概述 显示模块由 12864 液晶显示器组成，与主控制电路连接接口图如图 29。 图 29 12864与单片机连接图 12864 简介 12864 是一种图形点阵液晶显示器 , 引脚功能如表 26 它主要由行 驱动器 /列驱动器及 12864 全点阵液晶显示器组成。 可完成图形显示，也可以显示 84 个华中科技大学毕业设计（论文） 13 (1616 点阵 )汉字。 表 26 12864管脚功能表 管脚号 管脚名称 LEVER 管脚功能描述 1 VSS 0 电源地 2 VDD + 电源电压 3 V0 液晶显示器驱动电压 4 D/I(RS) H/L D/I=“H”，表示 DB7∽ DB0 为显示数据 D/I=“L”，表示 DB7∽ DB0 为显示指令数据 5 R/W H/L R/W=“H”， E=“H”数据被读到 DB7∽ DB0 R/W=“L”， E=“。