基于dsp的fir数字滤波器的设计与分析毕业设计论文(编辑修改稿)

基于dsp的fir数字滤波器的设计与分析毕业设计论文(编辑修改稿)内容摘要：

性，可以实现算法的并行运算，在当今研究的也比较多。 北京科技大学远程与成人教育学院毕业设计（论文） 第 4 页 共 35 页 2 DSP技术 DSP芯片发展 数字信号处理 (Digital Signal Processing)是利用专用处理器或计算机，以数字的形式对信号进行采样、变换、滤波、增强、压缩、识别、分析、合成、变换处理，提取有用的信息，得到符合人们要求的信号形式，进行有效的传输与应用。 数字信号处理 器 (Digital Signal Processor，简称 DSP)是一种处理数字信号的专用微处理器，主要应用于实时快速地实现各种信号的数字处理算法。 它在结构上针对数字信号处理的特点进行了改进和优化，并增加了特殊指令专门用于数字处理，因而处理速度更快，效率更高。 自 20 世纪 70 年代末 80 年代初 DSP 芯片诞生以来， DSP芯片得到飞速发展。 最初仅在信号处理领域内应用，近年来随着半导体技术的发展，其高速运算能力使很多复杂的控制算法和功能得以实现，同时将实时处理能力和控制器的外设功能集于一身，在控制领域内也得 到很好的应用。 目前 DSP 芯片的价格越来越低，性能价格比日益提高，具有巨大的应用潜力。 经过十几年的发展， DSP 器件在高速度、可编程、小型化、低功耗等方面都有了长足的发展，单片 DSP 芯片最快每秒可完成 16 亿次 (1600MIPS，每秒 1600 兆次指令 )的运算，目前，市场占有率最大的是 TI 公司的 TMS320 系列 DSP芯片。 DSP芯片基本结构 TMS320 系列 DSP芯片的基本结构主要包括 :哈佛结构、多总线结构、流水线操作、专用的硬件乘法器、特殊的 DSP 指令、快速的指令周期。 （ 1）哈佛结构 哈佛结构主要特点是程序存储器和数据存储器相互独立，每个存储器独立编址、独立访问，取指令和取操作数可同时进行，程序空间和数据空间之间可相互传送数据。 系统中设置了程序总线和数据总线两条总线，使数据的吞吐率提高一倍。 由于程序和数据存储器在分开的两个空间里，取指令和执行能完全重叠运行，提高了指令执行速度。 （ 2）多总线结构 DSP 芯片都采用多总线结构，可同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使 CPU 在一个机器周期内可多次对程序空间和数据空间进行访问，大大提高了 DSP 运行速度。 TMS320C55X 系列内部有 P, C, D, E 等 4组总线，每组总线中有地址总线和数据总线，这样在一个机器周期内可以完成如下操作 : 1)从程序存储器中取一条指令 2)从数据存储器读两个操作数 3)向数据存储器写一个操作数 （ 3）流水线操作 (Pipeline) 流水线操作原理 :将指令分成几个子操作，每个子操作由不同的操作阶段完成。 TMS320 系列流水线深度从 2 到 6 级不等， TMS320C5510 有 6级的流水线， TMS320C6000系列有 8 级流水线。 流水线结构使得取指令、译码、取操作数、执行几个操作可以独立进行，不同 指令的不同阶段在时间上的执行能完全重叠。 （ 4）专用的硬件乘法器 DSP 芯片都配有专用的硬件乘法一累加器，即用专门的硬件来实现单周期乘法，并用累加器寄存器来处理多个乘积的累加，可在一个周期内完成一次数据乘加操作，如北京科技大学远程与成人教育学院毕业设计（论文） 第 5 页 共 35 页 矩阵运算、 FIR 和 IIR 滤波、 FFT 变换等专用信号处理。 （ 5）特殊的 DSP指令 为满足数字信号处理的需要，在 DSP 的指令系统中，设计了一些完成特殊功能的指令用来完成专门的数字信号处理操作。 如 TMS320C55X 中的 FIRS 和 LMS 指令，专门用于系数对称的 FIR 滤波器和 LMS 算法。 为实现 FFT、卷积等运算，当前的 DSP大多在指令系统中设置了循环寻址 (Circular addressing)、位码倒置 (bitreversed)指令和其他特殊指令，使得在进行这些运算时，寻址、排序及计算速度有了很大的提高。 （ 6）快速的指令周期 采用哈佛结构、流水线操作、专用的硬件乘法器、特殊指令及集成电路优化设计，使指令周期可在 20ns 以下。 TMS320C55X 的运算速度可达 1OOMIPS，即 100百万条 /秒。 DSP系统构成 下图所示即是一个典型的 DSP 系统。 图中输入信号可以是各种形式，如 麦克风输出的语音信号或电话线出来的己调数据信号或数码相机拍摄的图像信号等。 图 典型的 DSP 系统框图 其中，输入信号应先经带限滤波和抽样处理，再进行 A/D 变换，将输入信号变换成数字比特流。 根据奈奎斯特抽样定理，为保证信息的不丢失，抽样频率应该不小于输入信号最高频率的 2 倍，一般取 4 到 6 倍。 在本设计中，所使用的抽样频率为 5 倍的截止频率。 DSP 芯片的输入是经 A/D 变换后得到的以抽样形式表示的数字信号， DSP 芯片对输入的数字信号进行某种形式的处理，如进行一系列的乘法累加操作 (MAC)等。 数字处理是该 DSP 系统的关 键，这与其他系统有很大的不同。 最后，经过处理后的数字样值再经 D/A 变换转换为模拟信号样值，之后再进行内插和平滑滤波处理就可得到连续的模拟信号。 上面给出的 DSP 系统只是一个典型模型，并不是所有的 DSP 系统都必须具有模型中的所有部件，应根据具体要求来变化。 本设计中用到的北京精仪达盛有限公司的 DSP 实验箱的实验板上有 A/D , D/A 转换芯片，相当于模型系统中的中间三个部件。 在不是自行设计 DSP 系统的情况下，可以先不考虑硬件方面的设计。 另外，有些输入信号本身就是数字信号，如 CD(Compact Disk)，就 可以没有模数变换这个过程。 DSP系统设计过程 在设计 DSP 系统之前，应根据应用要求确定系统的性能指标、信号处理的要求，对系统进行任务划分。 然后用 C 等高级语言或者 MATLAB ,SystemView 等开发工具模拟所选定的对数字信号进行处理的算法，此处的输入数据是实际信号经采集而获得的，常以计算机文件的形式存储为数据文件。 有些算法模拟时所用的输入数据并不一定为抗混叠滤波器 A/D转换 DSP芯片 D/A转换 低通滤波器 输入 输出 北京科技大学远程与成人教育学院毕业设计（论文） 第 6 页 共 35 页 实际采集的信号数据，只要能够验证算法的可行性，输入模拟假设的数据也可以。 然后根据系统运算量大小、对精度要求、系统成本及体积、功耗等要求选择合适的 DSP芯片及其他组件。 再接着进行硬件设计和调试，即根据选定的原件建立原理图、制作 PCB 板、器件安装及加电调试。 同时，用 DSP 汇编语言或者高级 C语言或二者相嵌套法生成可执行程序，用 DSP 仿真器或者软件模拟器调试程序。 最后，将软件加载到硬件系统中运行，用 DSP 仿真器等来测试检查所开发系统的运行能否符合实时要求，或将软件脱离开发系统直接在应用系统上运行。 TMS320C55X概述 TMS320C55x 是 TI 公司在 TMS320VC54x 的基础上发展起来的并能与 TMS320VC54x兼容的一个系列。 TMS320CSSx 通过增加功能单元，增强了 DSP 的运算能力，而且性能更好，功耗更低，是目前 TMS320 家族中最省电的芯片。 这些特性使其更适合在数据速率高，运算量大又要求低功耗的 3G无线通信中应用。 CPU结构 C55X 的 CPU是并行结构，具有强大的运算功能，可在一个指令周期中高速完成多项算术运算。 主要由以下几部分构成 : (1) 40bit 算术逻辑运算单元 ALU:它是 C55X 的大脑，对各种数据进行运算，实现各种功能。 还有处理溢出的功能，也可以进行布尔运算或者把这个 40位的 ALU 看作为两个 16 位的 ALU，同时执行两个 16位的操作。 (2) 2 个 40bit 累加器 A, B:累加器 A 和 B 存储来自 ALU 或乘法器 /加法器单元的输出数据，也能输出到 ALU 或者乘法器 /累加器中。 每个累加器可以分为低字位 (bit 1 sbit0)、高位字 (bit31bit 16)和保护位 (bit39bit32)。 (3)桶形移位寄存器 :它在 ALU 运算以前，对来自数据存贮器的操作数或者累 加器进行定标，或对累加器的值进行算术逻辑移位和归一化处理，或对在累加器的值将要存贮到存贮器之前进行定标。 可对输入数据进行 Obit31 bit 的左移和 Obit16bit 的右移。 (4)乘法器 /加法器单元 :由 17bitx 17bit 的乘法器、 40bit 的加法器、带符号 /无符号输入控制、小数控制、零检测器、舍入器 (二进制补码 )、溢出 /饱和逻辑和 16bit的暂存器组成。 (5)比较、选择和存贮单元 CSSU:完成累加器的高位字和低位字间的最大值比较，并存贮在数据存贮器中，不改变状态寄存器 STO 中的 测试 /控制位和传送寄存器 TRN 的值。 还可利用优化的片内硬件促进 Viterbi 型蝶形运算。 (6)指数编码器 :为支持单周期指数运算指令 (EXP)的专用硬件，累加器中的值以二进制补码形式在 T 寄存器中存贮，范围为 8bit31bit。 (7) CPU 状态和控制寄存器 :C55X 有三个，状态寄存器 STO、状态寄存器 ST1 和处理器工作方式状态寄存器 PMST，都是存贮器映像寄存器。 STO 反映了寻址要求和计算中间运行状态， STl 反映了寻址要求、计算的初始设置、 I/O及中断控制， PMST 反映了处理器工作状态。 C55X 有 8条 16bit 的总线，即 : 4条地址总线 (PAB , CAB , DAB , EAB):传送执行指令所需地址。 3条数据总线 ((CB, DB, EB):连接内部各单元，即连接 CPU、程序地址产生逻辑、数据地址产生逻辑、片内外设和数据存储器。 其中 CB, DB 传送读自数据存贮器的数，EB 传送写到存贮器的数。 北京科技大学远程与成人教育学院毕业设计（论文） 第 7 页 共 35 页 1条程序总线 ((PB):从程序存储器装载指令码和立即数。 内部存贮器 C55X 共有 192K 字的寻址空间，分为大小都是 64K 字 3个独立的可选择空间 :程序存储空间、数据存储空间和 vo空间，分别用来存放要执行的指令和系数表、指令所用数据、连接存贮器映像外围设备。 在任一个存贮空间中， RAM, ROM, EPROM, EEPROM或存贮器映像外围设备，都可驻留在片内或片外。 C55X 片内存贮器为随机存储器 (RAM)和只读存储器 (ROM), RAM 一般映射到数据空间，但也可组成程序空间。 ROM 一般构成程序空间，也可部分安排到数据空间。 RAM 又分为单寻址 RAM(SARAM)和双寻址 RAM(DARAM)，在同一个周期内， CPU可以对 DARAM 进行读和写操作 ，但对 SARAM 只能进行一次读或写操作。 C55X 并行结构和内部 RAM 的双寻址能力，使 CPU 在任一给定的机器周期内同时进行包括 1 次取指、 2 次操作数和 1次写操作数的 4次存储器操作。 3 FIR数字滤波器理论及基于 MATLAB的设计仿真 数字滤波器分类 数字滤波器总的说可以分为两大类，一类为经典滤波器，一类为现代滤波器。 经典滤波器，即输入信号中有效的信号和干扰信号成分各自占有不同的频带，通过一个合适的选频滤波器达到把干扰信号有效滤除的目的。 但如果有效信号和干扰信号频带相互重叠，则经典滤波器将无效。 现代滤波 器，主要是从含有噪声的数据记录 (又称为时间序列 )中估计出信号的某些特征或信号本身。 现代滤波器把信号和噪声都视为随机信号，利用它们的统计特征 (如自相关函数、功率谱等 )推导出一套最佳的估值算法，然后用硬件或软件予以实现。 主要有维纳滤波器、卡尔曼滤波器、自适应滤波器、线性预测滤波器等最佳滤波器。 数字滤波器还可从频率响应特性 (滤波功能 )、结构形式、实现方法等来分类。 根频率响应特性，可分为低通、高通、带通、带阻四种类型。 根据构成方式和实现方法，可分为递归式和非递归式。 根据单位冲激响应 h(n)的长度可分为有限冲激响应 滤波器FIR 和无限冲激响应滤波器 IIR。 而 FIR 滤波器它具有总是稳定、有严格精确的线性相位、可以设计任意幅度频率特性或多通带 (多阻带 )滤波器、硬件比较容易实现且方法灵活等优点，是 IIR 滤波器无法比拟的。 因此，它在高保真的信号处理，如数字音频、图像处理、数据传输、生物医学等领域得到广泛应用。 FIR数字滤波器的结构 FIR 滤波器的单位脉冲响应 h(n)是一个有限长序列，其传递函数 H(z)一般为 :   10 )()( Nn nznhzH 式（ 31） 对应的差分方程为 )()( 10 inxbzy Ni i  。