基于ds12c887的实时日历时钟的设计课程设计任务书(编辑修改稿)

基于ds12c887的实时日历时钟的设计课程设计任务书(编辑修改稿)内容摘要：

C887 的具体引脚功能如下： DS12887内部由振荡电路，分频电路，周期中断 /方波选择电路， 14字节时 钟和控制单元， 114字节用户非易失 RAM，十进制 /二进制累加器，总线接口电路，电源开关写保护单元和内部锂电池等部分组成。 DS12887引脚分配如图 ，各管脚说明如下： VCC：直流电源 +5V电压。 当 5V电压在正常范围内时，数据可读写；当 Vcc低于 ,读写被禁止，计时功能仍继续；当 Vcc下降到 3V以下时， RAM和计时器供电被切换到内部锂电池。 MOT（模式选择）： MOT引脚接到 Vcc时，选择 MOTOROLA时序，当接到 GND时，选择 Intel时序。 SQW（方波信号输出）： SQW引脚能从实时钟 内部 15级分频器的 13个抽头中选择一个作为输出信号，其输出频率可通过对寄存器 A编程改变。 AD0AD7（双向地址 /数据复用线）：总线接口，可与 Motorola微机系列和 Intel微机系列接口。 AS（地址选通输入）：用于实现信号分离，在 AD/ALE的下降沿把地址锁入 DS12887。 DS（数据选通或读输入）： DS/RD引脚有两种操作模式，取决于 MOT引脚的电平，当使用 Motorola时序时， DS是一正脉冲，出现在总线周期的后段，称为数据选通；在读周期，DS指示 DS12887驱动双向总线的时刻；在写周期， DS的后沿使 DS12887锁存写数据。 选择Intel时序时， DS称作（ RD）， RD与典型存贮器的允许信号（ OE）的定义相同。 R/W（读 /写输入）： R/W引脚也有两种操作模式。 选 Motorola时序时， R/W是低电平信号时，指示当前周期是读或写周期， DS为高电平时， R/W高电平指示读周期， R/W信号一低电平信号，称为 WR。 在此模式下， R/W引脚与通用 RAM的写允许信号（ WE）的含义相同。 CS（片选输入）：在访问 DS12887的总线周期内，片选信号必须保持为低。 IRQ（中断申请输入）：低电平有效，可作 微处理的中断输入。 没有中断的条件满足时， IRQ处于高阻态。 IRQ线是漏极开路输入，要求外接上接电阻。 RESET（复位输出）：当该脚保持低电平时间大于 200ms， DS12887有效复位。 时间 和 日历单元 时间和日历信息通过读相应的内存字节来获取，时间 和 日历通过写相应的内存字节设置或初始化，其字节内容可以是二进制或 BCD形式。 时间可选择 12小时制或 24小时制，当选择 12小时制时，小时字节的高门为逻辑 “1” 代表 PM。 时间 和 日历字节是双缓冲的，总是可访问的。 非易失 RAM 在 DS1288中， 114字节通用非 易失 RAM不专用一任何特殊功能，它们可被处理器程序用作非易失内存，在更新周期也可访问。 中断 RTC实时时钟加 RAM向处理器提供三个独立的，自动的中断源。 定闹中断的发生率可编程，从每秒一次到每天一次，周期性中断的发生率可从 500ms到 122s选择。 更新结束中断用于向程序指示一个更新周期完成。 中断控制和状态位在寄存器 B和 C中，本文的其它部分将详细描述每个中断发生条件。 晶振控制位 DS12887出厂时，其内部晶振被关掉，以防止 锂 电池在芯片装入系统前被消耗 ， 寄存器A的 BIT4BIT6的其它组合都是使 用 晶振关闭。 更新周期 DS12887每一秒执行一次更新周期，保证时间、日历的准确。 在 DS12C887 内有 11 字节 RAM 用来存储时间信息， 4字节用来存储控制信息，其具体地址及取值如表 所列。 表 DS12C887 的存储功能 地址 功能 取值范围 (十进制 ) 取值范围 二进制 BCD 码 0 秒 0~59 00~3B 00~59 1 秒闹铃 0~59 00~3B 00~59 2 分 0~59 00~3B 00~59 3 分闹铃 0~59 00~3B 00~59 4 12 小时模式 1~12 01~0C AM 81~8C PM 01~12 AM 81~92 PM 24 小时模式 0~23 00~17 00~23 5 时闹铃， 12 小时制 1~12 01~0C AM 81~8C PM 01~12 AM 81~92 PM 时闹铃， 24 小时制 0~23 00~17 00~23 6 星期（星期日 =1） 1~7 01~07 01~07 7 日 1~31 01~1F 01~31 8 月 1~12 01~0C 01~12 9 年 0~99 00~63 00~99 10 控制寄存器 A 11 控制寄存器 B 12 控制寄存器 C 13 控制寄存器 D 50 世纪 0~99 NA 19,20 1602 液晶显示屏 下面是 1602字符型 LCD引脚接口介绍： 图 1602字符型 LCD显示器正反面 1602字符型 LCD引脚说明： 第 1脚： VSS为电源地，接 GND。 第 2脚： VDD接 5V正电源。 第 3脚： VO为液晶显示器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高，对比度过高时会产生“鬼 影”，使用时可以通过一个 10K的电位器调整对比度。 第 4脚： RS为寄存器选择，高电平时选择数据寄存器、低电平时选择指令寄存器。 第 5 脚： RW 为读写信号线，高电平时进行读操作，低电平时进行写操作。 当 RS 和 RW共同为低电平时可以写入指令或者显示地址，当 RS 为低电平 RW 为高电平时可以读忙信号，当 RS为高电平 RW 为低电平时可以写入数据。 第 6脚： EN端为使能端，当 E端由高电平跳变成低电平时，液晶模块执行命令。 第 7~14脚： D0~D7为 8位双向数据线。 第 15脚： BLA背光电源正极 (+5V)输入引脚。 第 16脚： BLK背光电源负极，接 GND。 1602字符型 LCD与单片机的连接接口说明如下： （ 1）液晶 2端为电源； 1 16端为背光电源。 （ 2）液晶 3端为液晶对比度调节端，通过一个 10K电位器接地来调节液晶显示对比度。 首次使用时，在液晶的上电状态下，调节至液晶上面一行显示出黑色小格为止。 （ 3）液晶 4端为向液晶控制器写数据 /写命令选择端，接单片机的。 （ 4）液晶 5端为读 /写选择端只向其写入命令和显示数据。 （ 5）液晶 6端为使能信号，是操作时必须的信号，接单片机的。 图 1602LCD电路图 电路原理图及说明 控制电路 图 所示为本设计的单片机部分的电路原理图。 图 实时日历时钟显示系统单片机部分电路原理图 图 中， U1 为单片机芯片 AT89C51，它工作 时钟。 P0端口用作地址 /数据复用总线 AD［ 0~7］，和日历时钟芯片相连。 P1端口用作数码管的段码接口，由于本设计的显示不会出现小数点，因此只使用 了 a、b、 c、 d、 e、 f、 g，而没有使用 dp（小数点）段。 P2端口的 ，需要反相是因为该片选信号为低电平有效。 单片机的 （ /RD）、 （ /WR）引脚和日历时钟芯片的读、写引脚直接相连，它们均为低电平有效。 单片机的 ALE 引脚将和日历时钟芯片的锁存输入引脚直接相连，作为地址锁存，可实现数据和地址线的时分复用。 日历时钟电路 日历时钟芯片部分的电路图。 图 实时日历时钟显示系统片选及日历时钟芯片部分电路原理图 图 中，日历时钟芯片 DS12C887，在本设计中，将其 MOT 引脚接地，选择 Intel 总线时序模式。 在以 Intel总线时序模式工作时，它和 51单片机的接口完全兼容，因此将它的地址 /数据复用线 AD0~AD锁存输入 ALE、读输入 DS、写输入 W/R 和 51 单片机的对应引脚直接相连。 DS12C887 的方波输出 SQW 和中断申请 /IRQ 在本设计中不使用。 三 软件设计 软件设计分两部分：时钟部分以及显示部分。 时钟部分软件设计 DS12C887 的内存空间 DS12C887 的内存空间共 128 个字节，其中 11 个字节专门用于存储时间、星期、日历和闹钟信息； 4个字节专门用于控制和存放状态信息；其余 113个字节为用户可以使用的普通 RAM 空间。 图 为日历时钟芯片 DS12C887 的内存空间映射示意图。 图 日历时钟芯片 DS12C887 内存空间映射示意图 地址 0x000x09 共 10 个寄存器分别存放的是秒、秒闹钟、分钟、分闹钟、小时、时闹钟、星期、日、月和年信息，地址 0x32 为世纪信息寄存器（解决了“两千年问题”）地 址0x0A~0x0D 四个寄存器分别为寄存器 A、 B、 C、 D，它们用于控制和存放某些状态信息；其余的 113 字节地址空间是留给用户使用的普通内存空间。 根据此地址映射关系（见图 11）和芯片选的设置（由单片机的 端口反相后提供）可以得到每个特定寄存器在程序中的地址，即为 0x0100 加上图 11 中的地址偏移。 比如，日信息寄存器的地址为 0x0107，控制寄存器 B 的地址为 0x010B 等。 在所有的 128字节中，寄存器 C 和 D为只读寄存器，寄存器 A的第 7 位属于只读位，秒字节的高阶位也是只读的，其余字节均为可直接读写字节。 时钟、日历信息可以通过读取合适的内存字节获得；时钟、日历和闹钟可以通过写合适的内存字节进行设置或初始化。 对应时钟、日历和闹钟的 10 个寄存器字节可以是二进制形式或者 BCD 码形式，在写这些寄存器时，寄存器 B 的 SET 位必须置 1。 寄存器 A字节的内容如下： MSB LSB UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0 UIP： 更新（ UIP）位用来标志芯片是否即将进行更新。 当 UIP 位为 l时，更新即将开始； 当它为 0 时，表示在至少 244μ s 内芯片不会更新，此时，时钟、日历和闹钟信息可以通过读写相应的字节获得和设置。 UIP 位为只读位并且不受复位信号（ RESET）的影响。 通过把寄存器 B 中的 SET 位设置为 1 可以禁止更新并将 UIP 位清 0。 DV0， DV1， DV2： 这 3 位是用来开关晶体振荡器和复位分频器。 当 [DV0 DV1 DV2]=[010]时，晶体振荡器开启并且保持时钟运行； 当 [DV0 DV1 DV2]=[11X]时，晶体振荡器开启，但分频器保持复位状态。 RS RS RS1.、 RS0： 作用： 1）设置周期中断允许位 (PIE)； 2）设置方波输出允许位 (SQWE)； 3）两位同时设置为有效并且设置频率； 4）全部禁止。 寄存器 B 字节的内容如下： MSB LSB SET PIE AIE UIE SQWE DM 24/12 DSE。