基于arm的软硬件设计___s3c2440简易学习开发的设计__毕业设计(编辑修改稿)

基于arm的软硬件设计___s3c2440简易学习开发的设计__毕业设计(编辑修改稿)内容摘要：

握手的 2 通道 UART， 4 通道 DMA，系统管理器（片选逻辑，FP/EDO/SDRAM 控制器），代用 PWM 功能的 5 通道定制器， I/O 端口， RTC，8 通道 10 位 ADC， IICBUS 接口， IISBUS 接口，同步 SIO 接口和 PLL 倍频器。 S3C44B0X 采用了 ARM7TDMI 内核， 工艺的 CMOS 标准宏单元和存储编译器。 它的低功耗精简和出色的全静态设 计特别适用于对成本和功耗敏感的应用。 同样 S3C44B0X 还采用了一种新的总线结构，即 SAMBAII（三星 ARM CPU 嵌入式微处理器总线结构）。 S3C44B0X 的杰出特性是它的 CPU 核，是由 ARM 公司设计的 16/32 位 ARM7TDMI RISC 处理器（ 66MHZ）。 ARM7TDMI 体系结构的特点是它集成了 Thumb 代码压缩器，片上的 ICE 断点调试支持，和一个 32 位的硬件乘法器。 S3C44B0X 通过提供全面的、通用的片上外设，大大减少了系统电路中除处理器以外的元器件配置，从而最小化系统 的成本。 本章将对下面所列的各种片上功能进行介绍。 ARM7TDMI 内核，带有 8K 高速缓存器（ SAMBA II 总线体系结构，主频高至 66MHz）； 外部存储器控制器（ FP/EDO/SDRAM 控制，片选逻辑）； LCD 控制器 (最大支持 256 色 STN， LCD 具有专用 DMA)； 2 通道通用 DMA、 2 通道外设 DMA 并具有外部请求引脚； 2 通道 UART 带有握手协议 (支持 , 具有 16byte FIFO)/1 通道 SIO； 1 通道多主 IICBUS 控制器； 电子科技大学成都学院课程设计 6 1 通道 IISBUS 控制器； 5 个 PWM 定时器和 1 通道内部定时器； 看门狗定时器； 71 个通用 I/O 口 /8 通道外部中断源； 功耗控制：具有普通，慢速，空闲和停止模式； 8 通道 10 位 ADC； 具有日历功能的 RTC； 具有 PLL 的片上时钟发生器。 S3C44B0X特性 ： ① 16/32 位 RISC 体系结构和 ARM7TDMI 处理器内核强大的指令体系； ② Thumb 代码压缩机，最大化代码密度同时保持了 32 位指令的性能； ③ 基于 JTAG 的片上集成 ICE 调方式支持解决方案； ④ 32 8 位硬件乘法器； ⑤ 实现低功耗 SAMBAII 的新型总线结构。 内核 : I/O : V 到 V； 最高为 66MHz； 封装： 160 LQFP / 160 FBGA。 第 2 章 S3C44B0 简介 7 S3C44B0X的结构框图 ： S3C44B0X 的结构图如图 23 所示： 8 段数码显示 8 段驱动器 I D E 接口 D B 9 串口 D B 9 串口 R S 232 驱动器 R S 232 驱动器 IIS 接口 控制器 音频 R O M F l a s h F l a s h 固态硬盘 I C S amp。 T S P 接口 接口 以太网 10M H z M a g ne t i c M A C + P H Y L C D U S B 接口 U S B 控制器 S D R A M M C U S 3C 44B 0X 4 4 键盘 接口 电源开关 电源 2. 5V 3. 3 V 扩展接口 扩展接口 E E P R O M I2C J T A G 接口 B U T T O N 复位 L C D 图 23： S3C44B0X 的结构图。 S3C44B0X 及其他需要 电源的外围电路供电。 ，通过片内 PLL（时钟发生器）电路倍频作为微。 存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系统掉电后需要保存的用户数据等。 存储器作为系统运行时的主要区域，系统及用户数据、 堆栈均位于SDRAM 存储器中。 接口可对芯片内部的所有部件进行访问，通过该接口可对系统进行调试、编程等。 、地址总线和必需的控制总线， 便于用户根据自身的特定要求扩展外围电路。 以太网接口为系统提供以太网 接入的物理通道，通过该接口，系统可电子科技大学成都学院课程设计 8 以 10Mb/s 的速率接入以太网。 第 3 章 绪论 9 第 3章 绪论 板级电子系统开发是电子类及相关专业非常重要的实践性教学环节， 通过开发完整的电子系统，可锻炼运用所学知识进行电子设计的能力，为后续研究设计以及就业打下良好基础。 在 S3C44B0 开发板上设计最小系统 S3C44B0简介 S3C44B0X 是一款基于 ARM7TDMI 内核技术的 16/32 位 RISC 处理器，扩展了一系列完整的通用外围器件，使系统的费用降至最低，减低了硬件开 发的难度。 本嵌入式系统配置了 2MB 的 FLASH 存储器以及 8MB 的 SDRM 存储器。 Samsung 公司推出的 16/32 位 RISC 处理器 S3C44B0X 为手持设备和一般类型应用提供了高性价比和高性能的微控制器解决方案。 为了降低成本，S3C44B0X 提供了丰富的内置部件，包括： 8KB cache，内部 SRAM， LCD 控制器，带自动握手的 2 通道 UART， 4 通道 DMA，系统管理器（片选逻辑，FP/EDO/SDRAM 控制器），代用 PWM 功能的 5 通道定制器， I/O 端口， RTC，8 通道 10 位 ADC， IICBUS 接口， IISBUS 接口，同步 SIO 接口和 PLL 倍频器。 S3C44B0X 采用了 ARM7TDMI 内核， 工艺的 CMOS 标准宏单元和存储编译器。 它的低功耗精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。 同样 S3C44B0X 还采用了一种新的总线结构，即 SAMBAII（三星 ARM CPU 嵌入式微处理器总线结构）。 S3C44B0X的杰出特性是它的 CPU核，是由 ARM公司设计的 16/32 位 ARM7TDMI RISC 处理器（ 66MHZ）。 ARM7TDMI 体系结构电子科技大学成都学院课程设计 10 的特点是它集成了 Thumb 代码压缩器，片上的 ICE 断点调试支持，和一个 32 位的硬件乘法器。 S3C44B0X 通过提供全面的、通用的片上外设，大大减少了系统电路中除处理器以外的元器件配置，从而最小化系统的成本。 本章将对下面所列的各种片上功能进行介绍。 ARM7TDMI 内核，带有 8K 高速缓存器（ SAMBA II 总线体系结构，主频高至 66MHz）； 外部存储器控制器（ FP/EDO/SDRAM 控制，片选逻辑）； LCD 控制器 (最大支持 256 色 STN， LCD 具 有专用 DMA)； 2 通道通用 DMA、 2 通道外设 DMA 并具有外部请求引脚； 2 通道 UART 带有握手协议 (支持 , 具有 16byte FIFO)/1 通道 SIO； 1 通道多主 IICBUS 控制器； 1 通道 IISBUS 控制器； 5 个 PWM 定时器和 1 通道内部定时器； 看门狗定时器； 71 个通用 I/O 口 /8 通道外部中断源； 功耗控制：具有普通，慢速，空闲和停止模式； 8 通道 10 位 ADC； 具有日历功能的 RTC； 具有 PLL 的片上时钟发生器。 S3C44B0X特性 ： 内核 : I/O : V 到 V； 最高为 66MHz； 封装： 160 LQFP / 160 FBGA。 第 3 章 绪论 11 （原理组成框图、资源分配） 既然是设计最小系统就需要反映出“系统”和“最小”两大特征来，只有独立运行而且方便调试的 ARM 硬件才能成为“系统”，而“最小”则要求设计的系统不能大而全，仅仅需要设计让系统能独立运行和调试的几本硬件就可以了，另外成本也尽可能的低。 满足上述功能的 s3c44b0 最小系统设计思路如下，要让s3c44b0 处理器能独立运行和调试就必须满足基本的独立运行和调试工作条件，因此需设 计下列基本电路及系统： 电源、时钟、复位电路、存储系统、调试系统。 图 31：原理组成框图NOR FLASH S3C44B0 SDRAM 电源 时钟 复位 电子科技大学成都学院 课程设计 12 第 4章 电路设计 设计电源时要考虑的因素： 、电流、功率； 、电流 ； ； ； ； 、 功耗 、 成本限制。 系 统采用 DC5V 稳压电源进行供电，电源输入后经过两个稳压芯片产生 和 电压，给 MCU 的 I/O 和 ARM 内核供电，如图 41 所示。 图 41 电源原理图 在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。 复位电路可由简单的 RC 电路构成，也可使用其他的相对较复杂，但功能更完善的电路。 本系统采用较简单的 RC 复位电路，如图 12 所示。 该复位电路的工作原理如下：在系统上电时，通过电阻 R 向电容 C 充电，当 C 两端的电压第 4 章 电路设计 13 未达到高电平的门限电压时， Reset 端输出为低电平，系统处于复位状态；当 C两端的电压达到高电平的门限电压时， Reset 端输出为高电平，系统进入正常工作状态。 简单的 RC 复位电路： 图 42 时钟与复位 当用户按下按钮 S 时， C 两端的电荷被泄放掉， Reset 端输出为低电平，系统进入复位状态，再重复以上的充电过程，系统进入正常工作状态。 两级非门电路用于按钮去抖动和波形整形；通过调整 R 和 C 的参数，可调整复位状态的时间。 晶振电路设计 晶振电路用于向 CPU 及其他电路提供工作时钟， S3C44B0X 的时钟源来自晶振，也可以是外部时钟。 S3C44B0X 的内部时钟发生器可产生 CPU 和外设所需要的时钟信号。 时钟发生器有一个振荡器连接到外部的晶体上，同时片内的 PLL 电路把低频振荡器的输出作为自己的 输入，产生 S3C44B0X 所需要的高频信号，因此，系统可以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。 根据 S3C44B0X 的最高工作频率以及 PLL 电路的工作方式，选择 10MHz 的无源晶振， 10MHz 的晶振频率经过 S3C44B0X 片内的 PLL 电路倍频后，最高可以达到 66MHz。 电路如图 43 所示 ： 电子科技大学成都学院 课程设计 14 图 43 晶振电路设计 XTAI0 为系统时钟输入信号 FXTAI0 为系统时钟电路的输出信号 JTAG接口 JTAG（ Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。 JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP（ test access port，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。 目前大多数比较复杂的器件都支持 JTAG 协议，如 ARM、 DSP 和 FPGA 器件等。 标准的 JTAG 接口是 4 线： TMS、 TCK、 TDI 和 TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。 其结构如图 44 所示： 第 4 章 电路设计 15 图 44 JTAG 接口 存储器电路设计 Flash 存储器接口电路 这里以 Embest S3CV40 开发板存储系统为例，介绍 Flash 存储器接口电路。 如图 13 所示，电路采用一片 1M 16 位的 Flash（ AM29LV128M）， Flash ROM采用标准总线接口与处理器交互，处理器通过片选 nGCS0 与片外 Fla。