基于ad9850的信号发生器设计_毕业设计(编辑修改稿)内容摘要:
典型产品之一。 AD9850 采用先进的 CMOS 工艺 ,其功耗在 155mW,扩展工业级温度范围为- 40~80℃ ,采用 28 脚 SSOP 表面封装形式。 AD9850 的引脚排列如图 所示 ,图 为其组成框图。 中层虚线内是一个完整的可编程 DDS 系统 ,外层虚线内包含了AD9850 的主要组成部分 [7]。 图 AD9850管脚排列图 10 图 AD9850组成框图 合成。 可编程 DDS 系统的核心是相位累加器 ,它由一个加法器和一个 N 位相位寄存器组成 , N 一般为 24~32。 每来一个外部参考时钟 ,相位寄存器便以步长 M递加。 相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。 正弦查询表包含一个正弦波周期的数字幅度信息 ,每一个地址对应正弦波中 0176。 ~360176。 范围的一个相位点。 查询表把输入地址的相位信息映射成正弦波幅度信号 ,然后驱动 DAC 以输出模拟量。 相位寄存器每过 2N/M 个外部参考时钟后返回到初始状态一次 ,相应地正弦查询表每经过一个循环也回到初始位置 ,从而使整个DDS 系统输出一个正弦波。 输出的正弦波周期 T0=Tc2N/ M,频率 fout=Mfc/ 2N,Tc、fc 分别为外部参考时钟的周期和频率。 AD9850 采用 32 位的相位累加器将信号截断成 14 位输入到正弦查询表 ,查询表的输出再被截断成 10 位后输入到 DAC, DAC 再输出两个互补的电流 [8]。 DAC 满量程输出电流通过一个外接电阻 RSET调节 ,调节关系为: setset RVI 24 ( 31) Rset 的典型值是。 将 DAC 的输出经低通滤波后接到 AD9850 内部的高速比较器上即可直接输出一个抖动很小的方波。 其系统功能如图 33 所示。 微控制器 相位控制字 频率控制字 相位累加器 相位寄存 器 正弦查询表 DAC LPF 比较器 ∑ ∑ 11 图 AD9850系统功能图 AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出 ,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。 在 125MHz 的时钟下 , 32 位的频率控制字可使AD9850 的输出频率分辨率达。 并具有 5 位相位控制位 ,而且允许相位按增量 180176。 、 90176。 、 45176。 、 176。 、 176。 或这些值的组合进行调整。 的控制字与控制时序 AD9850 有 40位控制字 , 32 位用于频率控制 ,5 位用于相位控制 , 1 位用于电源休眠 (Powerdown)控制 , 2位用于选择工作方式。 这 40位控制字可通过并行方式或串行方式输入到 AD9850,图 是控制字并行输入的控制时序图 ,在并行装入方式中 ,通过 8位总线 D0„ D7将 可数据输入到寄存器 ,在重复 5次之后再在高速 DDS 频率相位数据寄存器 数据输入寄存器 12 FQUD 上升沿把 40 位数据从输入寄存器装入到频率 /相位数据寄存器 (更新 DDS输出频率和相位 ),同时把地址指针复位到第一个输入寄存器。 接着在 WCLK 的上升沿装入 8位数据 ,并把指针指向下一个输入寄存器 ,连续 5个 WCLK 上升沿后 , WCLK 的边沿就不再起作用 ,直到复位信号或 FQUD上升沿把地址指针复位到第一个寄存器 [9]。 图 控制字并行输入的时序图 AT89S52 结构与性能 AT89S52 是一种低功耗、高性能 CMOS8 位微控制器,具有 8K 在 系统可编程Flash 存储器。 使用 ATMEL 公司高密度非易失性存储器技术制造,与工业 80C51 产品指令和引脚完全兼容。 片上 Flash 允许程序存储器在系统可编程,亦适于常规编程器。 在单芯片上,拥有灵巧的 8 位 CPU 和在系统可编程 Flash,使得AT89S52 为众多嵌入式控制应用系统提供高灵活、有效的解决方案 [2]。 AT89S52具有以下标准功能: 8k字节 Flash、 256 字节 RAM、 32 位 I/O 口线、看门狗定时器、 2个数据指针、三个 16 位定时器 /计数器、一个 6向量 2 级中断结构、全双工串行口、片内晶振 及时钟电路。 另外, AT89S52 可降至 0Hz 静态逻辑操作,支持 2种软件可选择节电模式。 空闲模式下, CPU 停止工作,允许 RAM、定时器 /计数器、串口、中断继续工作。 掉电保护方式下, RAM 内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止 [3]。 AT89S52 的引脚结构如图: 13 图 单片机 AT89S52引脚结构图 P0 口: P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口,每位能驱动8 个 TTL 逻辑电平。 对 P0 端口写 “1”时,引脚用作高阻抗输入。 当访问外部程序和数据存储器 时, P0 口也被作为低 8 位地址 /数据复用。 在这种模式下, P0 具有内部上拉电阻。 在 flash 编程时, P0 口也用来接收指令字节;在程序校验时,输出指令字节。 程序校验时,需要外部上拉电阻。 P1 口: P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口, P1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P1 端口写 “1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。 作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。 此外, 和 分别作定时器 /计数器 2 的外部计数输入( )和时器 /计数 器 2 的触发输入( ),在 flash 编程和校验时,P1 口接收低 8 位地址字节。 P2 口: P2 口是一个具有内部上拉电阻的 8 位双向I/O 口, P2 输出缓冲器。 能驱动 4 个 TTL 逻辑电平。 对 P2 端口写 “1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。 作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。 在访问外部程序存储器或用 16 位地址读取外部数据存储器时, P2 口送出高八位地址。 在这种应用中, P2 口使用很强的内部上拉发送 1。 在使用 8 时钟电路 晶振电路: 14 图 时钟 电路 XTAL1 是片内振荡器的反相放大器输入端, XTAL2 则是输出端,使用外部振荡器时,外部振荡信号应直接加到 XTAL1,而 XTAL2 悬空。 内部方式时,时钟发生器对振荡脉冲二分频,如晶振为 12MHz,时钟频率就为 6MHz。 晶振的频率可以在 1MHz24MHz内选择。 电容取 30PF 左右。 AT89C51 中有一个用于构成内部振荡器的高增益反相放大器,引脚XTAL1 和 XTAL2 分别是该放大器的输入端和输出端。 这个放大器与作为反馈元件的片外石英晶体或者陶瓷谐振器一起构成自激振荡器 [5]。 片外石英晶体或者陶瓷谐振器及 电容 CC2 接在放大器的反馈回路中构成并联振荡电路。 对外接电容 C C2 虽然没有十分严格的要求,但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性,这里采用电容 30pF,晶振采用。 复位电路 AT89S52 的外部复位电路有上电自动复位和手动按键复位。 上电复位电容充电来实现。 手动按键复位又分为按键电平复位和按键脉冲复位。 按键电平复位电路是在普通 RC复位电路的基础上接一个有下拉电阻 10K、上拉电容 10μ f接 VCC,电源由开关经串接的 1K 限流电阻至复位脚 (和上拉电容并联),上拉电容支路负责在“上电”瞬间实施复位;开关通过 1K上拉电阻和 10K 下拉电阻分压器,保证对单片机实施按键电平复位。 电路图如下图所示: 15 图 复位电路 位地址(如 MOVX @RI)访问外部数据存储器时, P2 口输出 P2 锁存器的内容。 在 flash 编程和校验时, P2口也接收高 8位地址字节和一些控制信号 [4]。 随着计算机技术的高速发展,单片机以其自身的特点,已广泛应用于智能仪器、工业控制、家用电器、电子玩具等各个领域。 24C02 结构与性能 24C02 与单片机的接口非常简单 ,如下图所示: 图 单片机接口 E0, E1, E2 为器件地址线, WP为写保护引脚, SCL, SDA 为二线串行接口,符合 I2C 总线协议。 在一般单片机系统中, 24C02 数据受到干扰的情况是很少的,但是随着单片机抗干扰性能的变差,以及恶劣工业环境中单片机系统的应用,一些智能单片机控制系统相继出现 24C02 数据被冲掉的问题,而且随着单片机的牌号以及 24C02 的牌号不同而出现不同程度的干 16 扰现象。 以前通过简单的器件之间替换比较,发现不同牌号的 24C02 其抗干扰性能是不一样的,于是就认定 24C02 器件存在 质量 好坏的问题。 后来在一次偶然的机会里,发现有些 24C02 的 WP引脚并不起到保护作用,也就是说将 WP 引脚与 CPU输出引脚断开并保持高电平的情况下, CPU仍然能够对 24C02 中的数据进行修改写入。 在惊讶之余,笔者收集了许多不同牌号的 24C02 进行试验,除了基本的读写功能外,还对地址功能以及 WP 引脚保护功能进行了全面的检测,发现一种 ATMEL(激光印字)以及 XICOR 牌号的 24C02 具有全面的符合 I2C 总线协议的功能,而有些牌号 24C02 要么 没有 WP 引脚保护功能,要么没有器件地址功能(即 2 片 24C02 不能共用一个I2C总线),有些甚至两种功能均无。 所以说一些同样功能型号的电子器件在兼容性上往往会带来意想不到的问题,值得引起注意。 的结构与性能 MAX232 芯片是美信公司专门为电脑的 RS232 标准串口设计的接口电路 ,使用 +5v 单电源供电。 它的内部结构基本可分三个部分; 第一部分是电荷泵电路。 由 6脚和 4 只电容构成。 功能是产生 +12v 和 12v 两个电源,提供给 RS232 串口电平的需要。 第二部分是数据 转换通道。 由 1 1 1 14脚构成两个数据通道。 其中 13脚( R1IN)、 12脚( R1OUT)、 11 脚( T1IN)、 14 脚( T1OUT)为第一数据通道。 8脚( R2IN)、 9 脚( R2OUT)、 10脚( T2IN)、 7脚( T2OUT)为第二数据通道。 TTL/CMOS 数据从 T1IN、 T2IN 输入转换成 RS232 数据从 T1OUT、 T2OUT 送到电脑DP9插头; DP9 插头的 RS232 数据从 R1IN、 R2IN 输入转换成 TTL/CMOS 数据后从 R1OUT、 R2OUT 输出。 而我们用只需一个通 道就行啦。 所以一通道的 1 1 1 14 脚就全空脚啦。 我们只用了第二通道的 4 只脚。 ` 第三部分就是供电啦。 15 脚 DNG、 16脚 VCC( +5v)。 20%PR 其实美信公司生产的用于 RS232接口的芯片有好多好多。 有各种各样的封装,有只有一个通道的,也有多通道的,有底耗电的,也有耐 15kv 高压的。 其中 MAX3233E 使用 +3v 电源、 +15kvESD 保护、而且省去了电。基于ad9850的信号发生器设计_毕业设计(编辑修改稿)
相关推荐
3)装载机有时边插入边翻斗,此时则同时受到水平插入阻力和垂直崛起阻力的作用。 上述三种情形都可以受到对称载荷或者偏心载荷,将二者结合,就可以得第三 章 装载机工作装置总体参数的确定及受力分析 9 到六种不同的工况,受力的简图如图 32 所 示。 (a) 水平对称工况 (b) 垂直对称工况 (c) 水平垂直对称同时 作用工况 (d)水平偏载 工况 (e)垂直偏载工况 (c)
状 2020 年 7 月, Obvious 三个程序员伊万威廉姆斯、杰克多尔西和伯利兹斯通推出了 Twitter,其中的伊万威廉姆斯就是曾经开创了博客的先去, 2020 年离开 Google 的伊万威廉姆斯和伯利兹斯通开创了 Obvious 公司,而 Twitter正视现在 Obvious 所专注的运营项目。 Twitter[2]的特征: ① 简易。 虽然 Twitter 有许多延伸出来的功能
Ad hoc网络形成与发展 目前主流学术界认为,无需 基础设施的网络 通信 技术 【 7】 最早 出现在 上世纪 70 年代 初 , 在 开发完成 报文交换技术 之后不久 , 美国政府出资使得相关机构投入到了一项新的 研究 当中 —— 分组无线网络 【 3】 , 也就是将 报文交换技术 应用在没有 预先建设好的基础设施的环境 之中。 现在可以认为 进行这个项目 的 目的 主要 就是满足战场 上的
2 第一章 工作原理 DDS 工作原理 直接数字频率合成器的基本原理: DDS 是利用采样定理,根据相位间隔对正弦信号进行取样、量化、编码,然后存储在 EPROM 中构成一个正弦查询表,通过查表法产生波形,它是由参考 时钟、相位累加器、正弦查询表和 D/A 转换器组成。 如下图所示: 图 直接数字频率合成原理框图 相位累加器由 N 位加法器与 N 位累加寄存器级联构成。 每来一个时钟脉冲,N
有比例阀、防抱死装置及考虑制动热衰退的制动系统模型,深入研究了汽车列车操纵稳定性和制动性 [5]。 1997年,清华大学的张今越采用多体系统动力学的理论方法,应用机械系统分析软件 ADAMS,进行了汽车前后悬架系统和整车动力学性能仿真及优化研究,分析了汽车中柔性元素(橡胶减振元件)对动力学性能的影响。 武汉理工大学的鲍卫宁利用 ADAMS/View 软件,建立了麦弗逊式悬架的
)。 RS( 4 脚): RS 为寄存器选择,高电平 1 时选择数据寄存器、低电平 0 时选择指令寄存器。 R/W( 5 脚): R/W 为读写信号线,高电平 (1)时进行读操作,低电平 (0)时进行写 操作。 E( 6 脚): E(或 EN)端为使能 (enable)端,下降沿使能。 DB0( 7 脚): 低 4 位三态、 双向数据总线 0 位(最低位) DB1( 8 脚): 低 4 位三态、