基于ad9834的波形发生器的设计_毕业设计(编辑修改稿)

基于ad9834的波形发生器的设计_毕业设计(编辑修改稿)内容摘要：

）。 RS（ 4 脚）： RS 为寄存器选择，高电平 1 时选择数据寄存器、低电平 0 时选择指令寄存器。 R/W（ 5 脚）： R/W 为读写信号线，高电平 (1)时进行读操作，低电平 (0)时进行写 操作。 E（ 6 脚）： E(或 EN)端为使能 (enable)端，下降沿使能。 DB0（ 7 脚）： 低 4 位三态、 双向数据总线 0 位（最低位） DB1（ 8 脚）： 低 4 位三态、 双向数据总线 1 位 DB2（ 9 脚）： 低 4 位三态、 双向数据总线 2 位 DB3（ 10 脚）： 低 4 位三态、 双向数据总线 3 位 DB4（ 11 脚）：高 4 位三态、 双向数据总线 4 位 DB5（ 12 脚）：高 4 位三态、 双向数据总线 5 位 DB6（ 13 脚）：高 4 位三态、 双向数据总线 6 位 DB7（ 14 脚）：高 4 位三态、 双向数据总线 7 位（最高位） 寄存器选 择控制如表 21： 表 21 寄存器选择控制 RS R/W 操作说明 0 0 写入指令寄存器（清除屏等） 0 1 读 busy flag（ DB7）以及读取位 地 址计数器（ DB0~DB6） 值 1 0 写入数据寄存器（显示各字型等） 1 1 从数据寄存器读取数据 苏州大学本科生毕业设计（论文） 第 11 页 第 DDS 模块 . DDS 技术简介 直接数字合成技术是美国学者于 1971 年提出的，即以全数字技术，从相位概念出发直接合成所需波形的一中新的频率合成原理，称之为直接数字频率合成器 (Direct Digital Synthesis)。 它的基本原理就是利用采 样原理，通过查表法产生波形。 但是限于当时微电子技术和数字信号处理技术的限制， DDS 并没有被足够的重视，随着现代超大规模集成电路的高速发展，使数字频率合成技术得到了质的飞跃，它在频率转换时间、相位连续性、相对带宽、高分辨率、正交输出以及集成化等一系列性能指标方面，已经远超过了传统的频率合成技术所能达到的水平。 但是由于 DDS 数字化实现的固有特点，决定了其输出频谱杂散较大。 从 20 世纪 80 年代末，通过深入的研究认识了 DDS 杂散的原因及其分布规律后，对 DDS 相位累加器进行了改进， ROM 数据进行了压缩，使用了抖动注入技 术以及对DDS 系统结构和工艺结构进行了改进。 DDS 技术建立在采样定理的基础上，它首先对需要产生的信号波形进行采样和量化，然后存入存储器作为待产生信号波形的数据表。 输出信号波形时，电路在一个高稳定时钟控制下从数据表中依次读出信号波形的数据，产生过数字化的信号，这个信号再通过 DAC转换成所需的模拟信号波形。 具体原理框图如图 25 所示。 它的核心是相位累加器，由 N位加法器与 N 位相位寄存器构成，类似一个简单的计数器。 加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。 这样 ，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。 由此可以看出，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS 输出的信号频率。 将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波幅度信号，通过 D/A 变换器把数字量变成模拟量，再经过低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 在参考频率为 s 的情况下， DDS 系统输出信号的频率 0 为： NfsKfo 2 （ 21） 输出信号的频率分辨率 Δ 0 为： Nfsfo 2 （ 22） 苏州大学本科生毕业设计（论文） 第 12 页 图 25 DDS技术的原理框图 . AD9834 的简介 AD9834 是一款能产生高质量正弦波和三角波的低功耗 DDS 芯片。 它内部载有比较器能产生方波用来产生脉冲信号。 AD9834 在 3v 时只有 20mW 的功耗，对功耗要求高的来说是一个较好的选择。 提供了相位调制和脉冲调制的功能。 有 28 位 的频率寄存器； 75Mhz 的时钟频率，分辨率为 ， 1MHz 时为。 频率和相位调制由存储寄存器决定，可以通过软件或 是通过 FSELECT 和 PSELECT 两个管 脚操作串行口或修改存储器。 AD9834 用三个串口写入数据。 串口的操作时钟频率最高达到 40MHz，并且有 DSP 和微控制器标准兼容。 其引脚图 26 如下： 图 26 AD9834引脚图 AD9834 各 个 引脚定义及功能说明： FS ADJUST（ 1 脚）： 全面调控。 在此脚与 AGND 有个电阻 RSET。 这决定了整个 DA转换的电流的幅度。 电流和 RSET 的关系： IOUTFULLSCALE=18*FSADJUST/RSET FSADJUST=(额定 ),REST= Ω (典型值 ) REFOUT（ 2 脚）： 输出参考电压。 芯片内已有一个 的电压参考值 COMP（ 3 脚） ： DA 转换偏压。 用来耦合偏置电压 AVDD（ 4 脚）：模拟部分正极电源。 范围 ~，在 AVDD 和 AGND 之间应加一个 的去耦电容。 DVDD（ 5 脚）：数字部分正极电源。 苏州大学本科生毕业设计（论文） 第 13 页 CAP/（ 6 脚）：数字电路运行在 下。 此电源产生于 DVDD，用的是板上调节器。 这个调节器需要一个 100nF 的去耦电容，接在此脚和 DGND 间，如果 DVDD=，那么此 引 脚应与 DVDD 短接。 DGND（ 7 脚）： 数字的接 地。 MCLK（ 8 脚）：数字时钟输入端。 DDS 输出地频率表述为主时钟频率的二进制小数形式。 此输出地频率精确度和相位噪声由这个时钟决定。 FSELECT（ 9 脚）： 频率选择输入端。 FSELECT 控制频率寄存器， FREQ0、 FREQ1，这用在相位累加器。 要用的频率寄存器可以由 FSELECT 或 FSEL 位来选择。 当 FSEL 位选择频率寄存器时，则 FSELECT 接于 COMS 的高或低。 PSELECT（ 10 脚）：相位选择输入端， PSELECT 控制相位寄存器 ,PHASE0/PHASE1,增加到相位累加器的输出，要用相位寄存器时可由 FSELECT 脚或 PSEL 位来选择，当由FSEL 位控制时， FSELECT 脚应接在 CMOS 的高或低。 RESET（ 11 脚）：激活高数字输入端。 此 引脚复位 相应的内部寄存器置 0，这相当于部分模拟输出。 RESET 不会影响地址存储器。 SLEEP（ 12 脚）：激活高位数字输入端，当此 引 脚置高， DA 转换关闭。 此 引 脚一样有控制 SLEEP12 位的功能。 SDATA（ 13 脚 ）：数据串口输入端。 16 位数据由此输入。 SCLK（ 14 脚）：串行时钟输入。 SCLK 的每个下降沿就将 一位输入 AD9834。 FSYNC（ 15 脚）：激活地位控制输入端。 此为输入数据的帧同步信号。 当 FSYNC 拉低，内部逻辑电路就会告知芯片一位新的字节进入了。 SIGN BIT OUT（ 16 脚）： 逻辑输出。 此引脚可以 输出比较器的输出，也可输出来自NCO 的 MSB，在寄存器置位 POPBITEN 可以使能此脚， DIGN/PIB 为决定是比较器输出还是来自 NCO 的 MSB 输出。 VIN（ 17 脚）：比较器输入端。 比较器能够由正弦 波 DA 转换的输出产生方波。 在接入比较器之前 DA 的输出应适当滤波以减小抖动。 当置位 OPBITEN 和 SIGN/PIB 寄存器以置 1，比较器输入接 VIN AGND（ 18 脚）： 模拟的接地。 IOUT（ 19 脚）， IOUTB（ 20 脚）： 电流输出。 这是一个高阻抗电流源。 像 200Ω电阻接于 IOUT 和 AGND 之间。 IOUTB 应该在 AGND 之间接 200 的外部电阻，也可直接接AGND，建议在 AGND 间接 一 个 20pF 电容防止时钟馈通。 苏州大学本科生毕业设计（论文） 第 14 页 第 3章 硬件电路的设计 硬件电路主要包括单片机主控电路 ，液晶显示 电路， AD9834 电路，按键电路，增益可控电路。 第 单片机主控电路及液晶显示电路 用 STC89C52 的 P2 口作为数据线，用 、 、 分别作为 LCD 的 E、 R/W、RS。 其中 E 是下降沿触发的片选信号， R/W 是读写信号， RS 是寄存器选择信号本模块设计要点如下：显示模块初始化：首先清屏，再设置接口数据位为 8 位，显示行数为 1 行，字型为 5 7 点阵，然后设置为整体显示，取消光标和字体闪烁 ,最后设置为正向增量方式且不移位。 向 LCD 的显示缓冲区中送字符，程序中采用 2 个字符数组，一个显示字符，另一个显示电压数据 ，要显示的字符或数据被送到相应的数组中，完成后再统一显示 .首先取一个要显示的字符或数据送到 LCD 的显示缓冲区，程序延时 ,判断是否够显示的个数，不够则地址加一取下一个要显示的字符或数据。 LCD1602 与 STC89C52 的接口 电路图如下图 31 所示： 12345678RESET91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE30EA313233343536373839VCC40U689s52VCCVCC12Y1XTAL30pFC530pFC610uFC41KR7VCCS1SWPB123456789P21K 排阻VCCVSS1VCC2VEE3RS4RW5EN6DB07DB18DB29DB310DB411DB512DB613DB714A15K16LCD1lcd1602VCCVCC10KR6VCC 图 31 LCD1602与 STC89C52的接口 电路图 第 AD9834 电路 AD9834 电路设 计的时候要注意好，以便模拟和数字部分能分离固定在板子的确定部分， 这可以使接地面便利的分离开。 最小的刻板技术一般对接地面很好，因为它给接地面很好的防护。 数字信 号和模拟信号的地只需接在一个地方。 如果 AD9834 是单个设备需要AGND 和 DGND 连接，板上的地面应该在 AD9834 的 AGND 和 DGND 脚连接如果 AD9834在一个系统中复杂的设备要 AGND和 DGND连接，连接应该在一个点上，尽可能在 AD9834苏州大学本科生毕业设计（论文） 第 15 页 附近建立一个中性点。 AD9834 电路设计图如图 32 所示： NC1GND2OUT3VCC4U375MHZDGNDC14DGND100pFC13DGNDDGNDC11FS ADJ1REFOUT2COMP3AVDD4DVDD5CAP/6DGND7MCLK8FSELECT9PSELECT10RESET11SLEEP12SDATA13SCLK14FSYNC15SIGN BIT OUT16VIN17AGND18IOUT19IOUTB20U1 AD983410uFC10DGNDDVDDDVDDC6DGNDAVDDC7AVDDAGNDAGNDAGNDAGNDDVDDDGND DGNDDDS_SYNCDDS_CLKDDS_DINDVDD10UHL1AGND300RR6C9AGNDAGND10KR8SQUAREAGND10UFC5200RR1AGND 图 32 AD9834电路的电路图 第 按键电路 S1SWPBS3SWPBS4SWPBS5SWPB 图 33按键电路的电路图 按键电路设计图如上图 33 所示。 把单片机的 － 端口通过 8 联拨动拨码开关连接到“ 4*4 行列式键盘”，其中 作为。