基于dds的数字式函数信号发生器设计(编辑修改稿)

基于dds的数字式函数信号发生器设计(编辑修改稿)内容摘要：

存器输出的累加相位数据相加 ,再把相加后的结果送至寄存器的数据输入端。 寄存器将加法器在上一个时钟作用下继续与频率控制字进行相加。 这样 ,相位累加器在时钟的作用下 ,进行相位累加。 当相位累加器累加满时就会产生一次溢出 ,完成一个周期性的动作。 控制相位的加法器 通过改变相位控制字 P可以控制输出信号的相位参数。 令相位加法器的字长为 N,当相位控制字由 0 跃变到 P（ P≠0 ） 时 ,波形存储器的输入为相位累加器的输出与相位控制字 P之和 ,因而其输出的幅度编码相 位会增加NP2,从而使最后输出的信号产生相移。 控制波形的加法器 通过改变波形控制字 W可以控制输出信号的波形。 由于波形存储器中的不同波形是分块存储的 ,所以当波形控制字改变时 ,波形存储器的输入为改变相位后寄存器 频率控制字 K fc 相位量化序列 景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 8 的地址与波形控制字 W（波形地址）之和 ,从而使最后输出的信号产和相移。 波形存储器 用相位累加器输出的数据作为波形存储器的取样地址 ,进行波形的相位一幅值转换 ,即可在给定的时间上确定输出的波形的抽样幅值。 N 位的寻址 ROM 相当于把 0176。 ～ 360176。 的正弦信号离散成具有 N2 个采样值的序列 ,若波形 ROM有 D位数据位 ,则 N2 个样值的幅值 D 位二进制数值固化在 ROM 中 ,按照地址的不同可以输出相应相位的正弦信号的幅值。 相位 — 幅度变换原理图如下图所示： 图 23 相位 — 幅度变换原理图 D/A 转换器 D/A 转换器的作用是把合成的正弦 波数字量转换成模拟量。 正弦幅度量化序列 nS 经 D/A 转换后变成了包络为正弦波的阶梯波 S(t)。 需要注意的是 ,频率合成器对 D/A转换器的分辨率有一定的要求 ,D/A转换器的分辨率越高 ,合成的正弦波tS 台阶数就越多 ,输出的波形的精度也就越高。 低通滤波器 对 D/A 输出的阶梯波 tS 进行频谱分析 ,可知 tS 中除主频 0f 外 ,还存在分布在 cf , cf2 等等的两边 0f 处的非谐波分量 ,幅值包络为辛格函数。 因此 ,为了取出主频 0f 必须在 D/A转换器的输出端接入截止频率为 2cf 的低通滤波器。 DDS 的工作原理 DDS 的基本原理是利用采样定理 ,通过查表法产生波形。 每来一个时钟脉冲关 ,加法器将频率控制字 K 与累加寄存器输出的累加相位数据相加 ,把相加后的结果送至累加寄存器的数据输入端。 累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法 器的输入端 ,以使加法器在下一个时钟脉冲的作用卜继续与频率控制字相加。 这样 ,相位累加器在时钟作用下 ,不断对频率控制ROM （波形储存器） 相位量化序列 地址 波形幅度量化序列 （数据） 景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 9 字进行线性相位累加。 由此可以看出 ,相位累加器在每一个时钟脉冲输入时 ,把频率控制字累加一次 ,相位累加器输出的数据就是合成信号的相位 ,相位累加器的溢出频率就是 DDS 输出的信号频率。 用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址 ,这样就可把存储在波形存储器内的波形抽样值 (二进制编码 )经查找表查出 ,完成相位到幅值转换。 波形存储器的输出送到 D/A 转换器 ,D/A转换器将数字量形式的波形幅值转换成 所要求合成频率的模拟信号。 低通滤波器用于滤除不需要的取样分量 ,以便输出频谱纯净的正弦波信号。 DDS 数学原理 设有一频率为 f 的余弦信号 )(tS ： )2cos()( ftS t  公式（ 22） 现在以采样频率 cf 对 )(tS 进行采样 ,得到的离散序列为： )2c os()( fnTS  2,1,0n 公式（ 23） 其中cc fT1 为采样周期。 对应的相位序列为 fnT 2)(  ,2,1,0n 公式（ 24） 从上式可以看出相位序列呈线性 ,即相邻的样值之间的相位增量是一个常数 ,而且这个常数仅与信号的频率 f 有关 ,相位增量为： fT2)(  公式（ 25） 因为信号频率 f 与采样频率 cf 之间有以下关系： MKffc  公式（ 26） 其中 K 与 M 为两个正整数 ,所以相位的增量也可以完成： MKn  2)(  公式（ 27） 由上式可知 ,若将 2 的相位均匀的分为 M 等份 ,那么频率为 MKf 2 的余弦信号以频率 cf 采样后 ,它的量化序列的样品之间的量化相位增量 为一个不变值 K。 景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 10 根据上述原理可以构造一个不变量 K 为量化相位增量的量化序列： nKn )( 2,1,0n 公式（ 28） 然后完成从 )(n 到另一个序列 )(nS 的映射 ,由 )(n 构造序列： )2c o s (2c o s)(2c o s)(cf n TKnKM nnS   公式（ 29） 公式（ 21）是连续信号 )(tS 经采样频率为 cf 采样后的离散时间序列 ,根据采样定理 ,当21 MKffc时 , )(nS 经过低通滤波器平滑后 ,可唯一恢复出 )(tS。 可见 ,通过上述变换不变量 K 将唯一的确定一个单频率模拟余弦信号 )(tS ： M tKftS c2c os)(  公式（ 210） 该信号的频率为： MKff c0 公式（ 2— 11） 公式（ 2— 2）就是直接数字频率合成（ DDS）的方程式 ,在实际的 DDS 中 ,一般 取 NM 2 ,于是 DDS方程就可以写成： NcKff 20  公式（ 2— 12） 根据公式（ 2— 3）可知 ,要得到不同的频率只要通过改变 K 的具体数值就可以了 ,而且还可以得到 DDS 的最小频率分辨率（最小频率间隔）为当 1K 时的输出频率： Ncresff 2 公式（ 213） 可见当参考频率 cf 始终一定是 ,其分辨率由相位累加器的位数 N 决定 ,若取MHzfc 100 , 32N ,则 Hzfres  ,即分辨率可以达到 ,这也是最低的合成频率 ,输出频率的高精度 DDS的一大优点。 由奈奎斯特准则可知 ,允许输出的最高频率 2max co ff ,即 12  NK ,但实际景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 11 上在应用中受到低通滤波器的限制 ,通常 2max co ff ,以便于滤波镜像频率 ,一般： co ff  %40m ax 公式（ 214） 由此可见 DDS 的工作频率带较宽 ,可以合成从直流到 的频率信号 ,同时它的输出相位连续 ,频率稳定度高。 DDS 性能特点 DDS 在相对带宽、频率转换时间、 高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平 ,为系统提供了优于模拟信号源的性能。 (l)输出颂率相对带宽较宽 输出频率带宽为 cf%50 (理论值 )。 但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制 ,实际的输出频率带宽仍能达到 40%关 fc。 (2)频率转换时间短 DDS 足 ,个开环系统 ,无任何反馈环节 ,这种结构使得 DDS 的频率转换时间极短。 事实上 ,在 DDS的频率控制字改变之后 ,需经过一个时钟周期之后按照新的相位增量累加 ,才能实现频率的转换。 因此 ,频率转换的时间等于频率控制字的传输时间 ,也就是一个时钟周期的时间。 时钟频率越高 ,转换时间越短。 DDS 频率转换时间可达纳秒数量级 ,比使用其他的频率合成方法都要短数个数量级。 (3)频率分辨率极高 若时钟 cf 的频率不变 ,DDS 的频率分辨率就由相位累加器的位数 N 决定。 只要增加相位累加器的位数 N 即可获得任意小的频率分辨率。 目前 ,大多数 DDS 的分辨率在 1Hz数量级 ,许 多小于 lmHz 甚至更小。 (4)相位变化连续 改变 DDS 输出频率 ,实际上改变的每一个时钟周期的相位增量 ,相位函数的曲线是连续的 ,只是在改变频率的瞬间其频率发生了突变 ,因而保持了信号相位的连续性。 (5)输出波形的灵活性 景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 12 只要在 DDS 内部加上相应控制如调频控制 FM、调相控制 PM和调幅控制 AM,即可以方便灵活地实现调频、调相和调幅功能 ,产生 FSK、 PSK、 ASK 和 MSK 等信号。 另外 ,只要在 DDS 的波形存储器存放不同波形数据 ,就可以实现各种波形输出 ,如三角波、锯齿波和矩形波甚至是任意的波形。 当 DDS 的波形存储器分 别存放正弦和余弦函数表时 ,即可得到正交的两路输出。 (6)其他优点 由于 DDS中几乎所有部件都属于数字电路 ,易于集成 ,功耗低、体积小、重量轻、可靠性高 ,且易于程控 ,使用相当灵活 ,因此性价比高。 DDS 芯片 AD9850 AD9850 简介 随着数字技术的飞速发展 ,用数字控制方法从一个参考频率源产生多种频率的技术 ,即直接数字频率合成 (DDS)技术异军突起。 美国 AD 公司推出的高集成度频率合成器 AD9850 便是采用 DDS技术的典型产品之一。 AD9850 采用先进的 CMOS工艺 ,其功耗在 仅为 155mW,扩展工业级温度范围为－ 40～ 80℃ ,采用28脚 SSOP 表面封装形式。 AD9850 的引脚排列如图 24所示 ,图 25 为其组成框图。 中层虚线内是一个完整的可编程 DDS 系统 ,外层虚线内包含了 AD9850 的主要组成部分。 ` 图 24 AD9850管脚排列图 D0 D4 D1 D5 D2 D6 D3 LSB MSB D7 DGND DGND DVDD DVDD W_CLK RESET FQ_UD IOUT CLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINP QOUT VINN 景德镇陶瓷学院本科生毕业设计（论文） 第 页 共 74 页 13 管脚功能说明： CLKIN：参考时钟输入 ,此时钟输入可以是连续的 CMOS 序列 ,也可以是经 1/2 电源 电压偏置的模拟正弦波输入。 RSET： 是 DAC 外部电阻 RSET连接处 ,此电阻设置了 DAC输出电流的幅值 ,一般情况 下 mAIout 10 ,  kRset , setR 与 outI 的关系式为setout RVI 。 AGND：模 拟电路地（模拟电路有 DAC 和比较器）。 DGND：数字电路地。 DVDD：数字电路电源。 AVDD：模拟电路电源。 W_CLK：控制字输入时钟 ,在此时钟用来并行或串行输入频率或相位控制字。 FQ_UD：频率更新时钟。 在此时钟的上升沿 ,DDS 将刷新已输入到数据输入寄存器 中的频率（或相位）字 ,使数据输入寄存器归零。 D0～ D7： 8bits 数据输入。 这是一个用于重复输入 32bits 频率和 8bits 相位 /频 率控制字的 8bits 数据端口 ,D7 是高位 ,D0 是最低位（ 25 脚） ,它还是40bits 串行数据输入端口。 RESRT：重新设置。 这是整片重新设置功能 ,当此脚置高电平时 ,它清除（除输入 寄存器）的所有寄存器 ,DAC 的输出在一个追加的时钟 T 后变成 COSO。 IOUT： DAC 的模拟电流输出。 IOUTB： DAC 的补充模拟电流输。