eda数字时钟实验报告(编辑修改稿)

eda数字时钟实验报告(编辑修改稿)内容摘要：

, through the separation of the 1HZ divider pulse timing, called dynamic display circuit display, through the whole point timekeeping circuit control buzzer. Subject II: mainly related counter mold 60 and the mold 24, a display control circuit, four data parator. Mold 60 and the mold 24 to form counter timing and memory circuit, 5 called dynamic display control circuit shows that by four data parator pares the clock and the alarm hour, minute, and followup with the door control buzzer. 关键词 ： MAX+Plus2 软件 EPF10K10LC844 数字时钟 基本功能电路 闹钟电路 6 实验一 题目： Max+Plus2使用练习，完成一个简单门电路的 图形 设计输入、编译、仿真、管脚分配、下载。 内容： 7 实验二 题目： 图形 设计输入 38译码器 内容： 38译码器。 8 实验三 题目： 同步十进制加法计数器 内容：用 74161实现十进制加法计数器。 9 实验四 题目： 同步六十进制计数器 内容： 用 74160,74161等其他门电路完成。 10 数字时钟 一． 设计说明 1．功能说明： 利用 MAX+Plus2 软件设计一个数字钟，对设计电路进行功能仿真，并下载到 EPF10K10LC844 实验系统中，可以完成 00:00:00 到23:59:59 的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。 本电路在原有基础上进行了拓展，具备以下功能： ① ． 能进行正常的时、分、秒计时功能； ②．整点报时功能 当时钟计到 59’ 59”时开始报时，报时时间 1秒； ③ ．置零功能，可以将时钟小时、分钟、秒都置为零； ④ . 快速校时，校分功能 校定时其他计时电路保持； ⑤． 闹表功能 — 定时精确到分，闹钟设计响一分钟，可关闭； 2．功能简介 本电路具有三种不同的工作状态（同步工作），可通过模 式键进行 换。 a、 正常计时状态（ RESET、 A 都为 1）：此状态下数码管显示当前的时间， K1 为校 时 开关， K2 为校分 开关，校分、校时都是以 1HZ的信号进行快速到位的。 b、 闹表状态（ RESET 为 1， A 为 0）：此状态下数码管显示当前闹定的时间， K3 为设定分 时 的开关， K4 为设定 分 开关。 c、 置零状态（ RESET 为 0）：此状态下数码管无论是时钟还是闹铃 11 全都是 0。 二．各模块设计 原理 扫描时钟 CLK在某一周期内， 38 译码器输入扫描信号 SEL2 SEL1 SEL0，译码器输出位控信号 MS8MS1，控制八位显示器开关管。 此时，只有一个显示器点亮。 四位八选一数据选择器根据数据选择信号 SEL2 SEL1 SEL0 的数值从八路输入数据中选择一路数据（一位 BCD 码）送给 BCD 七段显示译码器，通过 BCD 七段显示译码器 译成七段显 示码，驱动七段显示器，显示。