基于at89s52单片机的频率计设计(编辑修改稿)

基于at89s52单片机的频率计设计(编辑修改稿)内容摘要：

为输入使用时，被外部拉低 的引脚由于内部电阻的原因，将输出电流。 此外， 和 分别作定时器 /计数器 2的外部计数输入和定时器 /计数器 2 的触发输入， P1 口功能具体如表1 所示。 在 flash 编程和校验时， P1 口接收低 8位地址字节。 表 1 P1口的第二种功能说明表 引脚号 第二功能 T2(定时器 /计数器 T2 的外部计数输入 )，时钟输出 T2EX(定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制 ) MOSI(在系统编程用 ) MISO(在系统编程用 ) SCK(在系统编程用 ) P2 口： P2口是一个具有内部上拉电阻的 8位双向 I/O 口， P2 输出缓冲器能驱动 4 个 TTL逻辑电平。 对 P2 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。 在访问外部程序存储器或用 16 位地址读取外部数据存储器时， P2 口送出高八位地址。 在这种应用中， P2 口使用很强的内部上拉发送 1。 在使用 8位地址访问外部数据存储器时， P2口输出 P2锁存器的内容。 在 flash 编程和校验时， P2 口也接收高 8位地址字节和一些控制信号。 P3 口： P3 口是一个具有 内部上拉电阻的 8位双向 I/O 口， P2 输出缓冲器能驱动 4个 TTL逻辑电平。 对 P3 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。 P3 口亦作为 AT89C51特殊功能（第二功能）使用， P3 口功能如表 2 所示。 在 flash 编程和校验时， P3 口也接收一些控制信号。 表 2 P3口的第二种功能说明表 引脚号 第二功能 RXD（串行输入） TXD (串行输出 ) INT0 （外部中断 0） 8 （外部中断 1） T0(定时器 0外部输入 ) T1(定时器 1外部输入 ) WR (外部数据存储器写选通 ) RD (外部数据存储器写选通 ) RST:复位输入。 晶振工作时， RST 脚持续 2 个机器周期高电平将使单片机复位。 看门狗计时完成后， RST 脚输出 96 个晶振周期的高电平。 特殊寄存器 AUXR(地址 8EH)上的 DISRTO位可以使此功能无效。 DISRTO 默认状态下，复位高电平有效。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。 单片机引脚分配 根据系统设计及各模块的分析得出，单片机的引脚分配如表 3所示。 表 3 单片机端口分配表 模 块 端口 功能 显示模块 、 数码管频率值显示 LED单位显示 分频模块 通道选择 清零 电源模块 直流稳压电源的基本原理 直流稳压电源一般由电源变压器 T、整流、滤波及稳压电路所组成 [8]，基本框图如图 7所示。 9 图 7 直流稳压电源框图及波形 (1)电源变压器 T的作用是将 220V的交流电压变换成整流滤波电路所需要的交流电压 Ui。 变压器副边与原边的功率比为 P2/P1=n，式中 n是变压器的效率。 (2)整流电路：整流电路将交流电压 Ui变换成脉动的直流电压。 再经滤波电路滤除较大的波纹成分，输出波纹较小的直流电压 U1。 常用的整流滤波电路有全波整流滤波、桥式整流滤波等。 （ 3）滤波电路：各滤波电路 C满足 RLC=（ 3~5） T/2，式中 T为输入交流信号周期， RL为整流滤波电路的等效负载电阻。 图 9 滤波电路 (4)稳压电路 :常用的稳压电路有两种形式：一是稳压管稳压电路，二是串联型稳压电路。 二者的工作原理有所不同。 稳压管稳压电路其工作原理是利用稳压管两端的电压稍有变化，会引起其电流有较大变化这一特点，通过调节与稳压管串联的限流电阻上的压降来达到稳定输出电压的目的。 它一般适用于负载电流变化较小的场合。 串联型稳压电路是利用电压串联负反馈的原理来调节输出电压的。 集成稳压电源事实上是串联稳压电源的集成 化。 10 电源电路设计 根据上述介绍设计，电源电路包括变压器、整流电路、滤波电路、稳压电路等模块组成，使用 LED 进行电源工作状态指示。 LM78XX 系列三端稳压 IC来组成稳压电源所需的外围元件极少 [9]，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜 ，因此 使用 LM7805 稳压芯片进行 5V 的电源电路设计。 具体的 5V 电源电路如下图10 所示。 T1TransD1Bridge2200uFC2100uFC4C3C5D2S1SWSPST220R1IN12OUT3GNDU2 LM7805~220V5V 图 10 5V直流电源电路 由于输入的信号可以是正弦波，三角波。 而后面的闸门或计数电路要求被测信号为矩形波，所以需 要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。 在整形之前由于不清楚被测信号的强弱的情况。 所以在通过整形之前通过放大衰减处理。 当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。 当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大 [10]。 根据上述分析，放大电路放大整形电路采用高频晶体管 3DG100 与 74LS00 等组成。 其中3DG100 为 NPN 型高频小功率三极管，组成放大器将输入频率为 fx 的周期信号如正弦波、 三角波及方波等波形进行放大。 与非门 74LS00 构成施密特触发器，它对放大器的输出波形信号进行整形，使之成为矩形脉冲 [11]。 具体放大整形电路如图 11 所示。 11 5VQ103DG1001KR2410R2247KR2010KR1939KR23111213U7D74LS00123U15A74LS00564U15B74LS0047uFC17100uFC1847KR21D6F1Vx 图 11 放大整形电路 分频设计模块 分频电路用于扩展单片机频率测量范围，并实现单片机频率和周期测量使用统一信号，可使单片机测频更易于实现，而且也降低了系统的测频误差。 可用 74161 进行分频。 分频电路分析 本频率计的设计以 AT89S51 单片机为核心，利用他内部的定时／计数器完成待测信号周期／频率的测量。 单片机 AT89S51 内部具 有 2 个 16 位定时／计数器，定时／计数器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。 在定时器工作方式下，在被测时间间隔内，每来一个机器周期，计数器自动加 1（使用 12 MHz 时钟时，每 1μs 加 1），这样以机器周期为基准可以用来测量时间间隔。 在计数器工作方式下，加至外部引脚的待测信号发生从 1 到 0 的跳变时计数器加 1，这样在计数闸门的控制下可以用来测量待测信号的频率。 外部输入在每个机器周期被采样一次，这样检测一次从 1 到 0 的跳变至少需要 2 个机器周期（ 24 个振荡周期），所以最大计数速率为时钟频率的 1／ 24（使用 12 MHz 时钟时，最大计数速率为 500 kHz） ，因此采用 74LS161 进行外部十分频使测频范围达到 2MHz。 为了测量提高精度，当被测信号频率值较低时，直接使用单片机计数器计数测得频率值；当 被测信号频率值较高时采用外部十分频后再计数测得频率值。 这两种情况使用 74LS151 进行通道选择，由单片机先简单测得被测信号是高频信号还是低频信号，然后根据信号频率值的高低进行通道的相应导通，继而测得相应频率值。 12 74LS161 芯片介绍 74LS161 是常用的四位二进制可预置的同步加法计数器 [12]，可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。 74LS161 引脚如图 12 所示。 图 12 74LS161 引脚图 时钟 CP 和四个数据输入端 P0~P3， 清零 /MR， 使能 CEP， CET， 置数 PE， 数据输出端 Q0~Q3，以及进位输出 TC (TC=Q0Q1Q2Q3CET)。 表 4为 74161 的功能表。 表 4 74161的功能表 清零 RD 预置 LD 使能 EP ET 时钟 CP 预置数据输入 A B C D 输出 Q0 Q1 Q2 Q3 L L L L L H L 上升沿 A B C D A B C D H H L 保 持 H H L 保 持 H H H H 上升沿 计 数 其中 RD 是异步清零端， LD 是预置数控制端， A、 B、 C、 D 是预置数据输入端， EP和 ET 是计数使能端， RCO(=)是进位输出端，它的设置为多片集成计数器的级联提供了方便。 计数过程中，首先加入一清零信号 RD＝ 0，使各触发器的状态为 0，即计数器清零。 RD 变为 1 后，加入一置数信号 LD＝ 0，即信号需要维持到下一个时钟脉冲的正跳变到来后。 在这个置数信号和时钟脉冲上升的共同作用下，各触发器的输出状态与预置的输入数据相同 ，这就是预置操作。 接着 EP=ET=1,在此期间 74161一直处于计数状态。 一直到 EP=0， ET＝ 1，计数器计数状态结束。 从 74LS161 功能表功能表中可以知道，当清零端 CR=“0” ，计数器输出 Q Q Q Q0立即为全 “0” ，这个时候为异步复位功能。 当 CR=“1” 且 LD=“0” 时，在 CP 信号上升沿作 13 用后， 74LS161 输出端 Q Q Q Q0的状态分别与并行数据输入端 D3， D2， D1， D0的状态一样，为同步置数功能。 而只有当 CR=LD=EP=ET=“1” 、 CP脉冲上升沿作用后，计数器加1。 74LS161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。 合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。 74LS151 芯片介绍 数据选择端（ ABC）按二进制译码，以从 8 个数据（ D0D7）中选取 1 个所需的数据。 只有在选通端 STROBE 为低电平时才可选择数据。 74LS151 有互补输出端（ Y。