基于51单片机的音乐播放器制作(编辑修改稿)内容摘要:
)。 按导电类型不同分类 集成电路按导电类型可分为双极型集成电路和单极型集成电路,他们都是数字集成电路。 双极型集成电路的制作工艺复杂,功耗较大,代表集成电路有 TTL、 ECL、电子科技大学成都学院课程设计 8 HTL、 LSTTL、 STTL等类型。 单极型集成电路的制作工艺简单,功耗也较低,易于制成大规模集成电路,代表集成电路有 CMOS、 NMOS、 PMOS 等类型。 按用途分类 集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑(微机)用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。 ( 1) 电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、 AV/TV 转换集成电路、开关电源集成电路、遥控 集成电路、丽音解码集成电路、画中画处理集成电路、微处理器( CPU)集成电路、存储器集成电路等。 ( 2) 音响用集成电路包括 AM/FM 高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路,电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。 ( 3) 影碟机用集成电路有系统控制集成电路、视频编码集成电路、 MPEG 解码集成电路、音频信号处理集成电路、音响效果集成电路、 RF 信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集 成电路等。 ( 4) 录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。 按应用领域分 类 集成电路按应用领域可分为标准通用集成电路和专用集成电路。 按外形分 类 集成电路按外形可分为圆形(金属外壳晶体管封装型,一般适合用于大功率)、扁平型(稳定性好,体积小)和双列直插型。 简史 1947 年:贝尔实验室肖特莱等人发明了晶体管,这是微电子技术发展中第一个里程碑; 第 2 章 方案论证 9 1950 年:结型晶体管诞生 1950 年: R Ohl 和肖特莱发明了离子注入工艺 1951 年:场效应晶体 管发明 1958 年:仙童公司 Robert Noyce 与德仪公司基尔比间隔数月分别发明了集成电路,开创了世界微电子学的历史; 1962 年:美国 RCA 公司研制出 MOS 场效应晶体管 1963 年: 和 首次提出 CMOS 技术,今天, 95%以上的集成电路芯片都是基于 CMOS 工艺 1964 年: Intel 摩尔提出摩尔定律,预测晶体管集成度将会每 18 个月增加 1倍 1966 年:美国 RCA 公司研制出 CMOS 集成电路,并研制出第一块门阵列( 50门),为现如今的大规模集成电路发展奠定了坚实基础,具有里 程碑意义 1971 年: Intel 推出 1kb 动态随机存储器( DRAM),标志着大规模集成电路出现 1971 年:全球第一个微处理器 4004 由 Intel 公司推出,采用的是 MOS 工艺,这是一个里程碑式的发明 1978 年: 64kb 动态随机存储器诞生,不足 平方厘米的硅片上集成了 14 万个晶体管,标志着超大规模集成电路( VLSI)时代的来临 1979 年: Intel 推出 5MHz 8088 微处理器,之后, IBM 基于 8088 推出全球第一台 PC 1985 年: 80386 微处理器问世, 20MHz 1988 年: 16M DRAM 问世 , 1 平方厘米大小的硅片上集成有 3500 万个晶体管,标志着进入超大规模集成电路( VLSI)阶段 1989 年: 1Mb DRAM 进入市场 1989 年: 486 微处理器推出, 25MHz, 1μ m 工艺,后来 50MHz 芯片采用 μ m 工艺 1992 年: 64M 位随机存储器问世 电子科技大学成都学院课程设计 10 1997 年: 300MHz 奔腾Ⅱ问世,采用 m 工艺 1999 年:奔腾Ⅲ问世, 450MHz,采用 m 工艺,后采用 m 工艺 2020 年:奔腾 4 E 系列推出,采用 90nm 工艺。 2020 年: intel 酷睿 2 系列上市,采用 65nm 工 艺。 2020 年:基于全新 45 纳米 HighK 工艺的 intel 酷睿 2 E7/E8/E9 上市。 2020 年: intel 酷睿 i 系列全新推出,创纪录采用了领先的 32 纳米工艺,并且下一代 22 纳米工艺正在研发。 我国集成电路发展历史 我国集成电路产业诞生于六十年代,共经历了三个发展阶段: 1965 年 1978 年:以计算机和军工配套为目标,以开发逻辑电路为主要产 品,初步建立集成电路工业基础及相关设备、仪器、材料的配套条件 1978 年 1990 年:主要引进美国二手设备,改善集成电路装备水平,在“治散治乱”的同时,以消费 类整机作为配套重点,较好地解决了彩电集成电路的国产化 1990 年 2020 年:以 908 工程、 909 工程为重点,以 CAD 为突破口,抓好科技攻关和北方科研开发基地的建设,为信息产业服务,集成电路行业取得了新的发展。 集成电路产业是对集成电路产业链各环节市场销售额的总体描述,它不仅仅包含集成电路市场,也包括 IP 核市场、 EDA 市场、芯片代工市场、封测市场,甚至延伸至设备、材料市场。 集成电路产业不再依赖 CPU、存储器等单一器件发展,移动互联、三网融合、多屏互动、智能终端带来了多重市场空间,商业模式不断创新为市场注入 新活力。 目前我国集成电路产业已具备一定基础,多年来我国集成电路产业所聚集的技术创新活力、市场拓展能力、资源整合动力以及广阔的市场潜力,为产业在未来 5年~ 10 年实现快速发展、迈上新的台阶奠定了基础。 单片机 最小系统 在设计的时候我们了解了 2 款芯片, AT89C51 和 AT89C52。 下面是 2 款芯片第 2 章 方案论证 11 的简介 : AT89C51:是一种带 4K 字节 FLASH 存储器( FPEROM—Flash Programmable and Erasable Read Only Memory)的低电压、高性能 CMOS 8 位微处理器,俗称单片 机。 AT89C2051 是一种带 2K 字节闪存可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 1000 次。 该器件采用 ATMEL 高密度非易失存储器制造技术制造,与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中, ATMEL 的 AT89C51 是一种高效微控制器, AT89C2051 是它的一种精简版本。 AT89C51 单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 主要功能特性: 1) 与 MCS51 兼容; 2) 4K 字节可编程 FLASH 存储器; 3) 全静态 工作: 0Hz24MHz; 4) 1288 位内部 RAM; 5) 两个 16 位定时器 /计数器; 6) 5 个中断源; 7) 可编程串行通道; 8) 低功耗的闲置和掉电模式; 9) 片内振荡器和时钟电路。 AT89C52:是一个低电压,高性能 CMOS 8 位单片机,片内含 8k bytes 的可反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器( RAM),器件采用 ATMEL 公司的高密度、非易失性存储技术生产,兼容标准 MCS51 指令系统,片内置通用 8 位中央处理器和 Flash 存储单元, AT89C52 单片机在电子行业中有着广泛的应用。 主要功能特性: 1) 兼容 MCS51 指令系统 ; 2) 8kB 可反复擦写 (大于 1000 次) Flash ROM; 电子科技大学成都学院课程设计 12 3) 32 个双向 I/O 口; 4) 256x8bit 内部 RAM; 5) 3 个 16 位可编程定时 /计数器中断; 6) 时钟频率 024MHz; 7) 2 个串行中断,可编程 UART 串行通道; 8) 2 个外部中断源,共 8 个中断源; 9) 2 个读写中断口线, 3 级加密位; 10) 低功耗空闲和掉电模式,软件设置睡眠和唤醒功能。 结论 我们通过集成电路和 2 款单片机的属性 和优缺点对比,我们觉得 AT89C51 单片机芯片 更加适合本次 实验的中心控制 芯片。 第 3 章 硬件设计 13 第 3章 硬件设计 硬件结构 图 31 是以 AT89C51 单片机为核心的音乐播放器系统硬件设计结构框图。 该系统主要是由复位电路、按键电路、时钟电路、中心模块、扬声器驱动等组成。 其工作原理为:此音乐播放器,有三个按键及控制按钮:播放 /暂停、下一曲、上一曲;通过控制按钮控制单片机,播放所要求的音乐,并通过放大电路和喇叭输出声音。 图 31 硬件结构图 中心控制模块 中控采用的是 AT89C51 芯片,下面是 AT89C51 的引脚图 :电子科技大学成都学院课程设计 14 图 32 AT89C51 引脚图 各端口作用: P0 口: P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口,每位能驱动 8个 TTL 逻辑电平。 对 P0 端口写 “1”时,引脚用作高阻抗输入。 当访问外部程序和数据存储器时, P0 口也被作为低 8 位地址 /数据复用。 在这种模式下, P0 具有内部上拉电阻。 在 flash 编程时, P0 口也用来接收指令字节;在程序校验时,输出指令字节。 程序校验时,需要外部 上拉电阻。 P1 口: P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口, p1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P1 端口写 “1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。 作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流( IIL)。 此外, 和 分别作定时器 /计数器 2 的外部计数输入( )和时器 /计数器 2 的触发输入( ),具体如下表所示。 在 flash编程和校验时, P1 口接收低 8 位地址字节。 引脚号第二功能 第 3 章 硬件设计 15 T2(定时器 /计数器 T2 的外部 计数输入),时钟输出 T2EX(定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制) MOSI(在系统编程用) MISO(在系统编程用) SCK(在系统编程用) P2 口: P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口, P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P2 端口写 “1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。 作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流( IIL)。 在访问外部程序存储器或用 16 位地址读取外部数据存储器(例如执行 MOVX @DPTR)时, P2 口送出高八位地址。 在这种应用中, P2 口使用很强的内部上拉发送 1。 在使用 8 位地址(如 MOVX @RI)访问外部数据存储器时,P2 口输出 P2 锁存器的内容。 在 flash 编程和校验时, P2 口也接收高 8 位地址字节和一些控制信号。 P3 口: P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口, p3 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P3 端口写 “1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。 作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流( IIL)。 P3 口亦作为 AT89C52 特殊功能(第二功能)使用,如下表所示。 在 flash 编程和校验时, P3 口也接 收一些控制信号。 端口引脚第二功能 RXD(串行输入口 ) TXD(串行输出口 ) INTO(外中断 0) INT1(外中断 1) TO(定时 /计数器 0) T1(定时 /计数器 1) WR(外部数据存储器写选通 ) RD(外部数据存储器读选通 ) 电子科技大学成都学院课程设计 16 此外, P3 口还接收一些用于 FLASH 闪存编程和程序校验的控制信号。 RST——复位输入。 当 振荡器工作时, RST 引脚出现两个机器周期以上高电平将是单片机复位。 ALE/PROG——当访问外部程序存储器或数据存储器时, ALE(地址锁存允许)输出脉冲用于锁存地址的低 8 位字节。 一般情况下, ALE 仍以时钟振荡频率的 1/6输出。基于51单片机的音乐播放器制作(编辑修改稿)
相关推荐
17XTALI18IOVDD219DGND220DGND321DGND422XCS23CVDD224NC25RX26TX27SCLK28SI29SO30CVDD331TEST32GPIO0/SPIBOOT33GPIO134NC35NC36AGND037AVDD038RIGHT39AGND140AGND241GBUF42AVDD143RCAP44AVDD245LEFT46AGND347LINEIN4
Activity 结束时都会相应一起退出系统,因此针对每一个 Activity 设置一个 BroadcastReceiver 来接收广播,一旦接收到广播当前 Activity 自动退出。 Activity 接收到广播后退出的代码如下所示 : private BroadcastReceiver exitReceiver = new BroadcastReceiver(){ @Override
d:layout_width=fill_parent android:layout_height=fill_parent android:gravity=right Button android:layout_width=wrap_content android:layout_height=wrap_content android:text=@string/aaa android
根据定义, 8255能并行传送 8位数据,所以其数据线为 8根 D0~ D7。 由于 8255具有 3个通 4 道 A、 B、 C,所以只要两根 地址线 就能寻址 A、 B、 C 口及 控制寄存器 ,故 地址线 为两根 A0~A1。 此外 CPU 要对 8255进行读、写与 片选 操作,所以控制线为片选、复位、读、写信号。 各信号的 引脚 编号如下: ( 1) 数据总线 DB:编号为 D0~
益取决于 AGC 端的电平。 模拟输入( ANA IN)此端即芯片录音的输入信号。 对话筒输入来说, ANA OUT 端应通过外接电容 连至本端。 该电容和本端的 3KΩ输入阻抗给出了芯片频带的附加低端截止频率。 其它音源可通过交流耦合直接连至本端。 喇叭输出( SP+、 SP)这对输出端能驱动 16Ω以上的喇叭。 单端使用时必须在输出端和喇叭间接 耦合电容,而双端输出既不用电容又能将功率提高
沟式氧化沟工艺有两个边沟,一个中沟,当一个曝气时,另外两个作为沉淀池使用。 一定时间后改变水流方向,使两沟作用相互轮换,中沟则连续曝气,三沟式氧化沟无需污泥回流装置,如果条件合适,还可以进行反消化。 缺点:进、出水方向,溢流堰的起闭及转刷的开动于停止必须设自动控制系统;自控系统要求管理水平高,稍有故障就会严重影响氧化沟正常工作。 由于侧沟交替运行,设备利用率较低。 ( c)一体化氧化沟 一体化氧