eda电子钟设计论文(编辑修改稿)

eda电子钟设计论文(编辑修改稿)内容摘要：

then 11 if fen_bian1=1001then fen_bian1=0000。 if fen_bian2=0101then fen_bian2=0000。 else fen_bian2=fen_bian2+1。 end if。 else fen_bian1=fen_bian1+1。 end if。 if fen_bian1=1001 and fen_bian2=0101then fen_out=39。 139。 else fen_out=39。 039。 end if。 end if。 end process。 12 fen_diwei=fen_bian1。 fen_gaowei=fen_bian2。 end two。 分的仿真波形如图 32 图 32 分的 仿真波形 时计数器模块 图 41 时计数器实体图 13 library ieee。 时计数器 24 进制 use。 use。 entity shi is port (clk,rest:in std_logic。 shi_diwei,shi_gaowei:out std_logic_vector(3 downto 0))。 end shi。 architecture three of shi is signal shi_bian1,shi_bian2:std_logic_vector(3 downto 0)。 begin process(clk,rest) begin if rest=39。 039。 then shi_bian1=0000。 shi_bian2=0000。 elsif clk39。 event and clk=39。 139。 then if shi_bian1=0011 and shi_bian2=0010then 时位为 23 时清零 14 shi_bian1=0000。 shi_bian2=0000。 else if shi_bian1=0011then 时的低位为 3 时清零 shi_bian1=0000。 if shi_bian2=0010then 时的高位为 2 时清零 shi_bian2=0000。 else shi_bian2=shi_bian2+1。 end if。 else shi_bian1=shi_bian1+1。 end if。 end if。 end if。 end process。 shi_diwei=shi_bian1。 输出时 低位 15 shi_gaowei=shi_bian2。 输出时高位 end three。 图 42 时的仿真波形 校准模块 library ieee。 us。