基于tea5767模块的数字fm收音机设计(编辑修改稿)

基于tea5767模块的数字fm收音机设计(编辑修改稿)内容摘要：

高频放大器 混频器 中频放大器 限幅器 鉴频器 音频放大器 调谐器 本地振荡器 大学本科生毕业设计（论文） 10 并将它放大、混频，变成载频为 的中频信号，然后输送到中频放大器。 ii. 输入电路 调频收音机输入回路的作用是从天线接收到的各种高频信号中选择出调频波段的信号，它分为固定调谐式输入回路和可变调谐式输入回路两种电路形式。 iii. 高频放大电路 高频放大电路的主要作用是对高频调频信号进行放 大，以提高调频收音机的接收灵敏度。 高频放大电路一般采用共基放大电路，这是因为共基电路的截止频率高，适用于高频率放大，并且共基电路的输入阻抗低，容易与天线的阻抗相匹配。 iv. 变频电路 变频电路的作用是把高频调频信号变换成载频固定为 的中频信号。 v. AFC 电路 AFC 电路是调制收音机的特殊电路，它的作用是当本振频在工作过程中发生漂移时，能自动地控制本地振频率回到原来的正确频率上，使调频收音机处于最付佳状态。 二、 中频放大电路 调频收音机的中放电路与调幅收音机的主要区别：一是调谐回路的谐振频率不同，二是 调频中放电路不加自动增益控制，使中放电路保持较大的增益，以便实现限幅。 三、 限幅器 限幅器的作用 限幅器的作用就是抑制这种寄生调幅干扰。 常用限幅器 分立元件电路中一般采用二极管限幅电路或三极管限幅电路，集成电路内部一般采用差动限幅电路。 四、 鉴频器 鉴频器的作用 鉴频器的作用是对调频信号进行解调，还原产生原调制信号，对调频收音机来讲，是从 的中频信号中解调得到音频信号。 鉴频的方法 鉴频过程分为两步，先把等幅的调频信号经线性变换电路转换为幅度随调频信号的频率变化规 律而变化的调频调幅信号，这时调频信号的幅度变化就是解调所需的音频信号，然后再用检波器从调频调幅波中把音频信号解调出来。 2 方案论证与硬件选择 本方案的硬件选型 本设计采用模块化设计，整个系统由控制模块、 FM 模块、电源模块、显示模块和功放模块组成，系统的整体方案框图如下图： 大学本科生毕业设计（论文） 11 图 系统方案设计框图 FM 模块选择 TEA5767 模块来实现，通过 TEA5767 收音模块自带的收音功能进行收音。 控制模块选择 STC89C52 芯片 来实现，通过按键对芯片的调节完成对 TEA5767 的控制调台。 功放模块选 择 TDA1308，对调频后的电台进行放大。 显示模块选择 诺基亚 5110 液晶显示当前收音机的频率。 下面将一一介绍简单硬件基本资料和选择该硬件具体原因。 采用专用的芯片可以使整个系统体积小、 重量轻、可靠性好、 灵敏度高、 功耗低。 目前提供数字 FM Radio 解决方案的厂商很多，其中市场反响非常好的就有 Philips公司提供的 TEA5767 及 TEA5768 数字 FM处理芯片，该芯片为低电压、低功耗和低价位的全集成单芯片立体声无线电产品，只需要极少的外部元器件，并且基本上不需要外部对高频信号的手 动调准，并且其频带范围宽，可以完全免费调到欧洲、美国和日本的调频波段。 TEA5767 特点 TEA5767 芯片，通过 I2C 接口与单片机进行通信。 单片机按键对 TEA5767 进行初始化输入接收频段的频率， TEA5767 内部对信号滤波、放大、解调处理，输出信号经过功放进行放大，插上耳麦即可收听到电台节目，接收频率为 87M~108MHz。 （该芯片以及模块的详细介绍见第 3 章） 无线芯片选择是本设计的关键，有两种方案可以选择： 方案（ 1）采用无线芯片 TEA5767，自己设计外围电路。 方案（ 2）采用相关厂 家生产的 TEA5767 模块来实现。 很显然，第一种方案需要自己设计电路、画 PCB 和焊接，而 TEA5767 采用的是FVQFN40（耐热的薄型四脚扁平封装）封装，在短时间内和有限的条件下实现硬件功能大学本科生毕业设计（论文） 12 的难度相当大。 所以本设计采用第二种方案 —— 使用现成的模块。 TEA5767 的接口介绍 I2C（ Inter－ Integrated Circuit） 总线是由 PHILIPS 公司开发的两线式串行总线，用于连接微控制器及其外围设备。 是微电子通信控制领域广泛采用的一种总线标准。 它是同步通信的一种特殊形式，具有接口线少 ，控制方式简单，器件封装形式小，通信速率较高等优点。 I2C 总线简介 I2C 总线简介 : I2C 总线是 PHLIPS 公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。 它只有两根双向信号线，一根是数据线SDA，另一根是时钟线 SCL。 典型的 I2C 结构如图所示 图 典型的 I2C 总线结构 I2C 总线需通过上拉电阻接正电源，当总线空闲时，两根线均为高电平。 连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的 SDA 及 SCL 都是线“与 ”关系。 每个接到 I2C 总线上的器件都有唯一的地址。 主机与其它器件间的数据传送可以是由主机发送数据到其它器件，这时主机即为发送器。 由总线上接收数据的器件则为接收器。 在多主机系统中，可能同时有几个主机企图启动总线传送数据。 为了避免混乱， I2C 总线要通过总线仲裁，以决定由哪一台主机控制总线。 I2C 总线的数据字节必需保证是 8 位长度。 数据传送时，先传送最高位（ MSB），每一个被传送的字节后面都必须跟随一位应答位（即一帧共有 9 位）。 图是 I2C 总线字节传送与应答时序 图 I2C 总线字节传送与应答时序 大学本科生毕业设计（论文） 13 由于某种原因从机 不对主机寻址信号应答时（如从机正在进行实时性的处理工作而无法接收总线上的数据），它必须将数据线置于高电平，而由主机产生一个终止信号以结束总线的数据传送。 如果从机对主机进行了应答，但在数据传送一段时间后无法继续接收更多的数据时，从机可以通过对无法接收的第一个数据字节的 “非应答 ”通知主机，主机则应发出终止信号以结束数据的继续传送。 当主机接收数据时，它收到最后一个数据字节后，必须向从机发出一个结束传送的信号。 这个信号是由对从机的 “非应答 ”来实现的。 然后，从机释放 SDA 线，以允许主机产生终止信号。 I2C 总线上传送 的数据信号是广义的，既包括地址信号，又包括真正的数据信号。 在起始信号后必须传送一个从机的地址（ 7 位），第 8 位是数据的传送方向位（ R/T），用 “0”表示主机发送数据（ T）， “1”表示主机接收数据（ R）。 每次数据传送总是由主机产生的终止信号结束。 但是，若主机希望继续占用总线进行新的数据传送，则可以不产生终止信号，马上再次发出起始信号对另一从机进行寻址。 在总线的一次数据传送过程中，可以有以下三种组合方式： （ 1）主机向从机发送数据，数据传送方向在整个传送过程中不变： 注：有阴影部分表示数据由主机向从机传送 ，无阴影部分则表示数据由从机向主机传送。 A 表示应答， A 非表示非应答（高电平）。 S 表示起始信号， P 表示终止信号（下同）。 （ 2）主机在第一个字节后，立即从从机读数据 （ 3）在传送过程中，当需要改变传送方向时，起始信号和从机地址都被重复产生一次，但两次读 /写方向位正好反相。 I2C 总线的寻址在协议有明确的规定：采用 7 位的寻址字节（寻址字节是起始信号后的第一个字节），寻址字节的位定义如下 其中 D7～ D1 位组成从机的地址。 D0 位是数据传送方向位，为 “0”时表示主机向从机写数据，为 “1”时表示主机由从机 读数据。 主机发送地址时，总线上的每个从机都将这 7 位地址码与自己的地址进行比较，如果相同，则认为自己正被主机寻址，根据 R/T大学本科生毕业设计（论文） 14 位将自己确定为发送器或接收器。 从机的地址由固定部分和可编程部分组成。 在一个系统中可能希望接入多个相同的从机，从机地址中可编程部分决定了可接入总线该类器件的最大数目。 由于本设计采用的 STC89C52 单片机没有 I2C 总线接口， 所以 要 通过模拟来实现 ，利用软件实现 I2C 总线的数据传送，即软件与硬件结合的信号模拟。 为了保证数据传送的可靠性，标准的 I2C 总线数据传送有严格的时序要求。 I2C 总线的起 始信号、终止信号、发送 “0” 及发送 “1” 的模拟时序如下图所示。 图 I2C 总线数据传送模拟时序 控制模块是本设计的核心，通过外围电路和向 TEA5767 芯片写入相关程序，控制部分要实现能够改变收音机的接收频率、工作模式、音量等各项参数的功能。 因此必须需要一个微控制器才能达到要求，本设计采用 STC89C52 单片机作为系统的控制核心。 STC89C52 外形和引脚 本设计采用的 STC89C52 芯片，芯片采用 40 脚双列直插式封装， 32 个 I/O 口，芯片工作电压 ~ ，工作温度 070176。 C（商业级），工作频率可高达 30MHz，芯片的外形和引脚见下图 大学本科生毕业设计（论文） 15 图 STC89C52 芯片 外形 图 STC89C52 芯片 引脚图 图 STC89C52外形和引脚图 STC89C52是一种低功耗、高性能 CMOS8位微控制器，具有 8K 在系统可编程 Flash 存储器。 使用高密度非易失性存储器技术制造，与工业 80C51 产品指令和引脚完全兼容。 STC89C52 具体 介绍如下： ① 主电源引脚（ 2 根） VCC(Pin40)：电源输入，接＋ 5V电源 GND(Pin20)：接地线 ②外接晶振引脚（ 2 根） XTAL1(Pin19)：片内振荡电路的输入端 XTAL2(Pin1)：片内振荡电路的输出端 ③控制引脚（ 4 根） RST/VPP(Pin9)：复位引脚，引脚上出现 2 个机器周期的高电平将使单片机复位。 ALE/PROG(Pin30)：地址锁存允许信号 EA/VPP(Pin31)：程序存储器的内外部选通，接低电平从外部程序存储器读指令，如果接高电平则从内部程序存储器读指令。 PSEN(Pin29)：外部存储器读选通信号。 ④可编程输入 /输出引脚（ 32 根） STC89C52 单片机有 4 组 8 位的可编程 I/O 口，分别位 P0、 P P P3 口，每个口有 8 位（ 8 根引脚），共 32 根。 PO 口（ Pin39～ Pin32）： 8 位双向 I/O 口线，名称为 ～ P1 口（ Pin1～ Pin8）： 8 位准双向 I/O 口线，名称为 ～ P2 口（ Pin21～ Pin28）： 8 位准双向 I/O 口线，名称为 ～ P3 口（ Pin10～ Pin17）： 8 位准双向 I/O 口线，名称为 ～ STC89C52 主要功能 STC89C52 主要功能 如 下表 所示。 大学本科生毕业设计（论文） 16 表 1 STC89C52 主要功能 主要功能特性 兼容 MCS51 指令系统 8K 可反复擦写 Flash ROM 32 个双向 I/O 口 256x8bit 内部 RAM 3 个 16 位可编程定时 /计数器中断 时钟频率 024MHz 2 个串行中断 可编程 UART 串行通道 2 个外部中断源 共 6 个中断源 2 个读写中断口线 3 级加密位 低功耗空闲和掉电模式 软件设置睡眠和唤醒功能 单片机总控制电路 单片机总控制电路如 下图： 图 单片机总控制电路 STC89C52 内部有一个用于构成振荡器的高增益反相放大器，引脚 RXD 和 TXD 分别是此放大器的输入端和输出端。 时钟可以由内部方式产生或外部方式产生。 内部方式的时钟电路如图 (a) 所示，在 RXD 和 TXD 引脚上外接定时元件，内部振荡器就产生自激振荡。 定时元件通常采用石英晶体和电容组成的并联谐振回路。 晶体振荡频率可以在 ～ 12MHz 之间选择，电容值在 5～ 30pF 之间选择，电容值的大小可对频率起微调的作用。 大学本科生毕业设计（论文） 17 外部方式的时钟电路如图 （ b） 所示， RXD 接地， TXD 接外部振荡器。 对外部振荡信号无特殊要求，只要求保证脉冲宽度，一般采用频率低于 12MHz 的方波信号。 片内时钟发生器把振荡频率两分频，产生一个两相时钟 P1 和 P2，供单片机使用。 RXD 接地， TXD 接外部振荡器。 对外部振荡信号无特殊要求，只要求保证脉冲宽度，一般采用频率低于 12MHz 的方波信号。 片内时钟发生器把振荡频率两分频，产生一个两相时钟 P1 和 P2，供单片机使用。 （ a）内部方式时钟电路 （ b）外部方式时钟电路 图 时钟电路 （ 1）复位操作 复位是单片机的初始化操作。 其主要功能是把 PC 初始化为 0000H，使单片机从0000H 单元开始执行程序。 除了进入系统的正常初始化之外，当由于程序运行出错或操作错误使系统处于。