基于saa7113的图像灰度信息采集系统_通信工程毕业论文(编辑修改稿)

基于saa7113的图像灰度信息采集系统_通信工程毕业论文(编辑修改稿)内容摘要：

的参数，对色度、亮度等的控制都是通过对相应寄存器改写不同的值，寄存器的读写需要通过 I2C总线进行。 SAA7113 的模拟与数字部分均采用 + 供电，数字 I/O接口可兼容 +5V，正常工作时功耗 , 空闲为。 SAA7113 需外接 ，内部具有锁相环 (PLL)，可输出 27MHz 的系统时钟。 芯片具有上电自动复位功能，另有外部复位管脚 (CE)，低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。 另有外部复位管脚（ CE），低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。 SAA7113为 QFP44封装。 视频图像由 SAA7113进行 A/D变换和视频解码后输出 CCIR 601标准的视频数据流送给 FPGA，包括： 16位图像数据（高８位为 Y信号，低 8位为 UV信号交叉出现）； 行同步信号 hs（在行消隐期间为高电平，其它时间为低电平）； 场同步信号 vs（在场消隐期间为高电平，其它时间为低电平）； 河北大学 2020届本科 毕业生论文 (设计 ) 6 行参考信号 href（行数据有效期间为高电平）。 在 PAL制下，标准的 CCIR601视频数据为 864点／行 *625行／场 *50场，一场分为两帧，分别为奇数行和偶数行。 其中每行有效数据为 720个点，即 href维持 720个点。 SAA7113的典型应用如图 31所示。 图 31 SAA7113典型电路 SAA7113 主要功能及特点 (1)具有四路模拟输入通道，并可以进行内部模拟信号源选择 ； (2)对所选的 CVBS(或 Y/C)通道可编程实现静态增益控制或者自动增益控制，且有两个内置的模拟抗混叠滤波器； (3)两个 9位 CMOS 模数转换器，数字化的 CVBS 或 Y/C 信号通 过 I2C总线控制输出到 VPO 口； (4)可自动检测 50Hz和 60Hz 场频视频信号，在 PAL 和 NTSC 制式间自动切换； (5)VPO 总线输出标准工 TU656YUV4:2:2 格式的数字视频； (6)对不同制式标准只需要一个 的晶振； (7)由外部控制器控制读写的 I2C 总线，最高速率可达 4O0kbit/s； (8)低功耗 ()，低电压 ()，小封装 (QFP44)； SAA7113 内部结构图 从它的结构框图 (图 32)可以看出，它主要由模拟信号处理及 A/D 转换模块、亮度信 号处理模块、色度信号处理模块、同步信号分离模块、输出信号格式转换模块、I2C 总线控制模块、及时钟生成模块和边界扫描测试模块等组成。 对于其信号引脚，AI1 AI1 AI2 AI22 为四路模拟输入通道， AI1D、 AI2D 为 Y/G 视频信号输入河北大学 2020届本科 毕业生论文 (设计 ) 7 通道。 AOUT 为用于测试模拟通道的测试输出通道， VP00～ VP07 为解码输出通道 ，这些通道的选择几个是配置都是通过 I2C来完成的。 有同步分离电路输出的 RTS0、RTS1 是多功能输出通道，其输出功能的定义是由内部配置寄存器的配置字决定的；RTC0 为实时控制输出通道包括系 统时钟频率信息、场频、奇偶信号序列、解码状态等信息。 另外， SDA为 I2C 总线控制器的数据输入 /出端， SCL 为串行时钟输入端，LLC 为行锁定系统时钟频率输出信号，频率为 27MHz； XTAL XTAL2为外部晶振连接口。 其它的分别为模拟和数字信号的电源和接地接口。 图 32 SAA7113内部结构图 SAA7113 工作流程 SAA7113 在上电后，必须有前端处理器通过 I2C 串行总线对其内部寄存器进行初始化配置，才能进行正常工作。 当前端处理器提供 I2C总线接口时。 SCL、 SDA信号线可以直接与 SAA7113 的相应引脚相连。 如果前端处理器不具备 I2C总线接口时，有两种解决方法具备工℃总线接口，有两种解决方法： (1)采用 I2C 串行总线河北大学 2020届本科 毕业生论文 (设计 ) 8 控制器，将一般的并行总线与 I2C 串行总线对接： (2)利用前端处理器的 I/O 口线编程虚拟实现 I2C 总线接口，直接与 SAA7113 连接。 考虑到成本、集成度等各种原因。 本设计中采用后一种方法，利用 FPGA 的多功能口通过软件编程虚拟实现 I2C总线接口，直接控制 SAA7113 的寄存器配置。 下面先简单介绍 I2C 总线接口协议。 I2C 总线介绍 I2C(InterIC)总线是 由飞利浦公司为了在 IC 之间进行控制而开发的一种总线标准，由两条双向串行总线 (SCL、 SDA)构成，简单高效，可以完成多个器件之间短距离内随机通信。 I2C 总线上数据的传输速率在标准模式下可达 100kbit/s，在快速模式下可达 400kbit/s，在高速模式下可达。 其中， 100Kbit/s和 400Kbit/s 这两种模式是直接支持的，对于 持 [10]。 I2C 总线不仅仅是一种内部连接总线，从某种程度来说，他是一种串行通信连接协议。 要实现 I2C总线，需要了解 I2C总线的工作原理与通信时序。 I2C 总线的工作原理 I2C 总线具有如下特征。 (1) 两条总线线路：串行数据线 SDA 和串行时钟线 SCL，可发送和接收数据。 (2) 总线模式包括主发模式、从发模式和从接收模式。 I2C 总线有自己的协议， 协议允许总线接入多个器件，并支持多主工作。 总线中的器件既可以作为主器件，也可以作为从器件，既可以是发送器，也可以是接收器。 主器件的功能是启动在总线上传送数据，并产生时钟脉冲，以允许与被寻址的器件进行数据传送。 一般而言，然和器件均能成为从器件，只有微控制器才能成 为主控器件。 I2C总线允许连接多个微控制器，但显然不能同时存在两个主器件，那么先控制总线的微控制器成为主控器件。 可能有几个微控制器同时企图控制总线成为主器件，这就产生了总线竞争的协议，竞争成功的器件成为主器件，其它则退出。 竞争过程中，数据不会被破坏、丢失。 数据只能在主、从器件间传送，结束后，主、从期间将释放总线，退出主、从器件角色。 总线上存在主、从器件时，总线处于忙的状态，反之，总线处于空闲状态。 (3) 连接到总线上每个器件都有唯一的地址，通过 地址，主机可对从机进行寻址。 (4) 存在冲突检测和仲裁机制以保证数据传输的完 整性和稳定性。 (5) 标准模式下数据传输速率可达 100kbps，快速模式下可达 400kbps,高速模式下可达。 I2C 总线的通信时序 I2C 总线的工作时序如图 33所示 河北大学 2020届本科 毕业生论文 (设计 ) 9 利用 I2C 总线进行数据通信时，应遵守如下基本操作。 ◆ 空闲时，总线处于不忙状态。 当数据总线 SDA 和始终总线 SCL 都为高电平时，为不忙状态。 ◆ 当 SCL 为高电平， SDA 电平由低变高时，数据传送开始。 所有的操作必须在开始之后进行。 ◆ 当 SCL 为高电平， SDA 电平由低变高时，数据传送结束。 在结束条件下，所有的操作都不能进行。 ◆ 数据的有效转换开始后，当时钟线 SCL 为高电平时，数据线 SDA 必须保持稳定。 若数据线 SDA 改变时，必须在诗中 SCL 为低电平时方可进行。 图 33 I2C工作时序 当 SCL 为高点平时， SDA 发生由高到低跳变定义为起始条件；当 SCL 为高电平时， SDA 发生地祷告跳变定义为停止条件。 任意期间在总线空闲时，一旦产生起始条件，即开始控制总线而成为主器件，此时，总线处于忙状态，其他器件不能在产生起始条件。 主器件传送数 据结束后，即产生停止条件，退出主器件角色，经过一定时间后，总线处于空闲状态。 在一个通信过程中，应该有一个起始条件和一个停止条件，如果在二者之间有起始条件产生，该条件被称为重复起始条件。 每次发送到 I2C总线 SDA 上的数据必须是一个字节，传输的数据字节暗按照由高位到低位的顺序发送，每发送一个字节必须跟一个响应位。 主器件在 SCL 上产生 8个脉冲，第 9 个脉冲低电平期间，发送器件释放 SDA 线，即置高 SDA。 接收器件则把 SDA 线拉成低电平，已给出一个接收确认位，即开始下一个字节的传送，下一个字节的第一个脉冲低电平期间， 接收器件释放 SDA。 因此，每个字节传送需要 9 个脉冲，每次传输的字节数不受限制的。 在响应时钟脉冲周期期间，如果从器件不能及时响应，则从器件始终保持高电平。 本章总结 本章详细的介绍了芯片 SAA7113 的原理，功能结构特点，工作流程等，另外还对 I2C 总线的工作时序和原理进行了详细的介绍，让我们从理论上有了一定的理性认识，同时也是为后面的章节做准备工作。 河北大学 2020届本科 毕业生论文 (设计 ) 10 四 视频图像采集模块设计 采集模块实现框图 视频采集的框图如图 41 所示 CCD摄像头视频输入处理芯片SAA7113F P G A 采集模块信号输入 数据时钟 数据输出 图 41 视频采集框图 视频图像采集模块的主要作用是接收来自 CCD 摄像头的 PAL 制全电视信号(CVBS)，经视频输入处理芯片 SAA7113，输出 ITU656 4:2:2 格式的数字化图像数据， ITU656 格式是 ITU(International Teleeommunieations Union 国际电信联盟 )推荐的数字视频数据格式。 完成视频信号从模拟信号到数字信号的转换、图像信号与其他复合消隐信号、复合同步信号分离、视频信号的格式转换等操作，最终提供后端可以处理的数字视频数据。 因此本章主要内容为可分为 利用 I2C总线对视频输入处理芯片 SAA7113的初始化配置，采用软件的方式控制 SAA7113 采集图像数据，最终将采集的图像数据存储三个方面。 视频采集芯片 SAA7113初始化 本设计中 SAA7113 的初始化是利用 I2C 总线来实现的，使之开始正常工作。 从全电视信号 端口引进的电视信号构成极为复杂。 我们采用了 PhiliPs 公司的视频输入处理芯片 SAA7113 来完成数据的 A/D 转换。 FPGA 通过 I2C 总线和 SAA7113 相连接，可以轻松的对其进行配置，以获取需要的数据信息。 SAA7113 的寄存器的介绍 SAA7113 的地址从 00H 开始，其中 14H、 18H～ 1EH、 20H～ 3FH、 63H～ FFH 均为保留地址，没有用到， 00H、 1FH、 60H～ 62H 为只读寄存器，只有以下寄存器可以读写： 01H～ 05H（前端输入通道部分）， 06H～ 13H、 15H～ 17H（解码部分）， 40H～60H（常规分离数据部分）。 表 41 对 SAA7113 中的寄存器进行简要说明，其中默认值为芯片复位后的寄存器默认值，设置值为可以适用于我国 PAL 制式的设置参数，这些参数只供参考，详细信息请参考 SAA7113 数据手册，有些参 数如 灰 度等可以根据用户的需要适当更改。 表 41 SAA7113各寄存器介绍 河北大学 2020届本科 毕业生论文 (设计 ) 11 地址 寄存器功能 默认值 设置值 配置功能阐述 00H 版本号 只读 01H 水平增量延迟 08H 08H 02H 模拟输入控制 1 C0H C0H 选模式 0，输入通道选择 AI11，输入复合视频信号，然后更新关，放大器及抗锯齿波滤波器启动。 03H 04H 05H 模拟输入控制 2 模拟输入控制 3 模拟输入控制 4 33H 00H 00。