计算机原理及系统结构(编辑修改稿)

计算机原理及系统结构(编辑修改稿)内容摘要：

 现场可编程门阵列 FPGA 器件 本章主要内容 数字逻辑电路基础 基本逻辑门和布尔代数知识基础 组合逻辑电路及其应用 时序逻辑电路及其应用 现场可编程器件及其应用 基本逻辑门 与门： SN74LS08 或门： SN74LS32 非门： SN74LS04 P27 三态门电路 三态门电路是一种最重要的总线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以 “ 线与 ” 的优点，是构建计算机总线的理想电路。 “ 三态 ” 是指电路可以输出正常的 “ 0” 或 “ 1”逻辑电平，也可以处于高阻态，取决于输入和控制信号。 为高阻态时， “ 0” 和 “ 1”的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。 A B C /G1 /G2 G3 总线 例如，当控制信号 /G1为低电平， /G2 和 /G3为高电平时，三态门的输入 A 被送到总线上，另外两个三态门的输出处于高阻态。 三态门电路 单向传送： SN74LS240,SN74LS244 双向传送： SN74LS245 例：教学计算机中的总线逻辑设计与线路实现 P28 加法器和算术逻辑单元 加法器是计算机中最常用的组合逻辑器件，主要完成两个补码数据的相加运算，减法运算也是使用加法器电路完成的。 一位的加法器可以完成对本位两个二进制数据和低一位送上来的一个进位信号的相加运算，产生本位的和以及送往高一位的进位输出信号。 由多个一位的加法器，可以构成同时完成对多位数据相加运算的并行加法器，此时需要正确连接高低位数据之间的进位输入与输出信号。 若各数据位之间的进位信号是逐位传送，被称为串行进位，当加法器的位数较多时，会使加法运算的速度大大降低；从加速加法进位信号的传送速度考虑，也可以实现多位的并行进位，各位之间几乎同时产生送到高位的进位输出信号。 乘除法运算，也可以通过多次的循环迭代利用加法器完成。 计算机不仅要完成对数值数据的算术运算功能，还要完成对逻辑数据的逻辑运算功能，例如 与 运算， 或 运算等等。 在计算机中，通常会把对数值数据的算术运算功能和对逻辑数据的逻辑运算功能，合并到一起用同一套电路实现，这种电路就是算术逻辑单元，英文缩写是 ALU，用与、或、非门等电路实现，其设计过程和逻辑表达式在数字电路教材中有详细说明，这些内容是 “数字逻辑和数字集成电路” 的重点知识。 多位的 ALU 不仅要产生算术、逻辑运算的结果，还要给出结果的特征情况，例如算术运算是否产生了向更高位的进位，结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑运算通常只能检查结果是否为零，不存在进位和溢出等问题。 要 ALU 运算，就涉及选择参加运算的 数据来源 ，要完成的 运算功能 ， 结果的处置 方案，特征位的保存等多方面的问题。 加法器和算术逻辑单元 计算机原理及系统结构 第五讲 主讲教师：赵 宏伟 学时： 64 数据选择器 数据选择器又称多路开关，它是以“与 或”门、 “与 或 非”门实现的电路，在选择信号的控制下，实现从多个输入通道中选择某一个通道的数据作为输出。 在计算机中，按照需要从多个输入数据中选择其一作为输出是最常遇到的需求之一。 例如，从多个寄存器中，选择指定的一个寄存器中的内容送到 ALU 的一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个送往。