第11章数字系统设计实例(编辑修改稿)

第11章数字系统设计实例(编辑修改稿)内容摘要：

9C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D4UCCUCCC L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D2C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D3C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D111C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D8C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D6第 11章 数字系统设计实例 计数显示： 计数器由四片 74LS90十进制计数器D7~D10实现 ， 计数完成后数据锁存由 74LS374完成 ，锁存后的数据经 74LS48 数码管驱动器和共阴极数码管进行显示。 显示数值到下一次计数完成后刷新。 可用发光管或其它方法提示频率单位 Hz或 kHz。 第 11章 数字系统设计实例 任意波形发生器的设计 1. 图 1110 任意波形发生器原理框图 第 11章 数字系统设计实例 1) 工作过程是 ， 如果计数器的位数为 N位 (模值 =2N)， 则把波形的一个周期分为 2N个等间隔数据点 (抽样点 )存入数据存储器 ， 地址计数器不断地循环计数 ， 就产生出每一周期为 2N个固定点的波形。 该方法的特点是每一个波形周期的点数是固定的 ， 每一周期内点与点之间的相位间隔相同。 但是 ， 两个相邻周期波形之间的相邻两个点的相位间隔与其它点之间的相位间隔有可能不同。 当计数器的位数 N增加时 ， 这种相位间隔的误差就可以忽略。 第 11章 数字系统设计实例 如果产生的波形是循环读出的周期波形 ， 则波形的频率由两方面来决定 : 一方面 ， 波形的频率由地址计数器的计数时钟决定 ， 当波形存储的点数一定时 ， 计数器的计数时钟频率越快 ， 读出一周期波形数据的时间就越短 ， 生产输出波形的频率就越高 ， 反之 ， 则波形频率低；另一方面 ， 波形的频率也由组成一周波形的点数来确定 ，当计数时钟频率一定时 ， 一周波形的点数越多 ， 读完一周波形所需的时间就越长 ， 波形频率就低 ， 反之则高。 第 11章 数字系统设计实例 如果设地址计数器的标准时钟频率为 fr， 计数器的位数为 N位 ， 一周波形的点数有 M个 ， 输出波形的频率为 fo， 则输出波形的频率 fo与 fr、 M的关系式为 Mff ro 从上式可以得出，当 fr为一固定值时，波形的最小频率为 )2(2m i n NNro Mff  波形的最高频率受到奈奎斯特抽样定理的限制，至少每一周期抽样两个点，所以有 )2(2m i n  Mff ro第 11章 数字系统设计实例 2) 相位累加器产生方法 (或 DDS方法 ) DDS方法是根据正弦波形的产生 ， 从相位出发 ， 用等间隔的相位 ， 给出各相位的正弦波形数据点 (抽样点 )， 存入数据存储器 ， 通过相位累加器的循环相位累加 ， 产生周期性正弦波。 图 1111 DDS方法实现的原理方框图 第 11章 数字系统设计实例 fr为标准时钟频率 ， Tr=1/fr fo为输出波形频率 ， To=1/fo。 Pw为相位增量系数 ， 这个值给出的是相位变化的速度。 如果累加器的位数是 N位 ， 则 2π/2N rad就是最小的相位增量。 于是对应的相位增量是 Pw ２ π/2N rad。 完成一周正弦波输出需要经过 2π/(Pw 2π/2N)个标准时钟周期 ， 可以得出输出波形的周期为 NrWoWrNofPfPTT22或 第 11章 数字系统设计实例 根据上述分析可知 ， 相位增量系数 Pw越小 ， 波形的失真度越小 ， 输出波形的频率 fo越低 ， 最低时的输出频率： )1(2  wNro Pff 同样 ， 相位增量系数 Pw越大 ， 波形的失真度越高 ， 输出波形的频率 fo越大 ， 最大的输出频率： )2(2 1 Nwro Pff第 11章 数字系统设计实例 2. 1) D/A 任意波形发生器的特性很大程度上取决于 D/A转换器的性能。 主要性能指标是 D/A的转换速度和分辨率 (位数 )。 通常 ， 高速 D/A的分辨率较低。 目前常采用 8 位 、 10 位和 12位的 D/A转换器。 8位 D/A的分辨率有 28=256个离散电压等级 ， 而 12 位D/A分辨率有 212=4096 个电压等级。 D/A位数越多 ， 分辨率越高 ， 再现的波形量化误差就小 ， 从而波形的失真度小。 因此 ， 选择什么样的分辨率可根据失真度要求来考虑。 第 11章 数字系统设计实例 2) 分频器主要用于改变地址计数器的时钟频率。 一般设计波形发生器要考虑产生的波形频率可在一定范围内变化 ， 如低频信号的频率范围一般为 1Hz~1MHz。 为了达到最高信号频率的要求 ， 振荡器的频率要有最高信号频率的几十倍。 如果不对振荡器产生的时钟信号进行分频 ， 要得到最低信号频率 1Hz时 ， 就要求有很大的波形数据存储空间 ， 并且改变一次波形频率 fo就要改变一次波形存储点数 ， 这样设计出来的任意波形发生器灵活性就差。 如果采用可编程分频器 ， 通过控制分频系数来控制地址计数器的时钟频率 fr的变化 ， 而存储点数 M不变 ， 则波形频率就只随 fr的变化而变化这样就方便了。 第 11章 数字系统设计实例 3) 存储器的选择可根据波形产生的功能要求 ， 选择随机存储器 (RAM) (EPROM)。 (1) RAM 使用 RAM存储器时 ， 设计者可通过计算机编程及 I/O接口电路对 RAM进行波形存储 ， 实现任意波形和函数发生器。 甚至可以通过键盘输入方程式或从显示器扫描曲线产生较复杂的波形。 RAM存储方式可通过计算机改变波形点数和分频系数两个参数来改变波形频率。 RAM存储器与计算机实现波形发生器的原理框图如图 1112 所示。 第 11章 数字系统设计实例 图 1112 计算机控制实现波形发生器的原理框图 第 11章 数字系统设计实例 (2) EPROM 如果设计的波形发生器只要求产生几种确定的波形时 ， 可预先利用 EPROM编程器写好各种波形的数据表 ， 然后通过计数器查表产生波形。 EPROM存储的波形数据不能改变 ， 因此信号频率的改变靠改变分频系数来实现。 EPROM存储方式的波形产生器电路结构简单 ， 成本低 ， 容易实现。 第 11章 数字系统设计实例 3. 任意波形产生器实现电路 1) 波形发生器产生的各种波形数据存储在存储器内 ， 电路中的存储器选用 2764EPROM， 存储容量为 8K 8。 本设计电路的存储器只存入了四种波形的数据表 ， 每一种波形用 1 K个存储单元存储一个周期。