电路基础培训(编辑修改稿)内容摘要:

2V,最大输入电压范围 7~+15V – 输出差分电压 ~6V(开路 ),输入差分电压 ~5V Copyright 2020, ZTE CORPORATION 密级:内部公开 接口 —— LVDS( Low Voltage Differential Signaling)  高速,低摆幅,低功耗  Multidrop LVDS  BLVDS (NSC) 10mA电流  MLVDS (TI, TIA/EIA899) ,控制摆率( 1ns) LVDS基本原理 TI MLVDS 阈值 Copyright 2020, ZTE CORPORATION 密级:内部公开 接口 —— CML/ECL • CML( Current Mode Logic) • ECL( EmitterCoupled Logic) – NECL( Vee) – PECL( +5V Vcc) – LVPECL( + Vcc) – 输出 50欧姆端接到 Vcc2V,输入共模电平 Check the datasheet for detailed information Copyright 2020, ZTE CORPORATION 密级:内部公开 接口 ——直流耦合,交流耦合和平衡 • 高速串行链路多种标准需要进行接口 – 电压摆幅 – 共模电平范围 – 端接 • 直流耦合 – 直接接口,需要仔细处理接口的共模电平范围 • 交流耦合 – 通过电容隔直,可以单独设置共模偏置,设计容易 • 交流耦合时,数据中 01个数不同,会导致传输失败,需要直流平衡编码 ——CIMT, 8B/10B Copyright 2020, ZTE CORPORATION 密级:内部公开 接口部分参考资料 • 器件厂商器件手册 • 《 普通逻辑电平接口器件应用指导书 》 • TIA/EIA232F1997 • TIA/EIA485A1998 • Texas Instrument LVDS Application and Data Handbook • National Semiconductor LVDS User Manual • Texas Instrument Application notes about Interfacing between signals • ON Semi Applation notes about PECL Copyright 2020, ZTE CORPORATION 密级:内部公开 时钟 —— 系统的心脏 • 触发器与同步电路 – 输入只在时钟切换的时候对输出产生影响,或是说“ 与时钟同步 ” • 为什么使用同步电路。 – 避免器件受温度,电压,工艺的影响。
阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体),仅供学习参考。 用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权,请联系我们反馈本站将在三个工作日内改正。