主流双核微处理器技术分析及性能对比(编辑修改稿)内容摘要：
1MB二级缓存，两个核心加起来一共拥有 2MB。 • 由于处理器中的两个内核都拥有独立的缓存，因此必须保证每个物理内核的缓存信息必须保持一致，否则就会出现运算错误。 计算机体系结构课程论文课堂报告 • 例如在系统的内存数据区记录着 A＝ 1；如果Core1对此数据区进行读写操作，并且改写为A＝ 0，那么 Core2的 cache也必须进行更新，把 A更新为 0，否则的话，在以后的操作中数据就会出错。 • 此即 cache数据的一致性问题，双核心处理器需要“仲裁器”来作协调。 • Intel将这个协调工作交给了北桥芯片：两个核心需要同步更新处理器内缓存的数据时，需要通过前端总线再通过北桥作更新。 计算机体系结构课程论文课堂报告 技术剖析 AMD篇 • AMD的技术架构为实现双核和多核奠定了坚实的基础 , 其 Athlon 64处理器内部整和了内存控制器 , 在当初Athlon 64设计时就为双核心做了考虑。 • AMD采用了 SRQ(System Request Queue,系统请求队列 )技术 ,在工作的时候每一个核心都将其请求放在SRQ中 ,当获得资源之后请求将会被送往相应的执行核心 ,所以其缓存数据的一致性不需要通过北桥芯片 ,直接在处理器内部就可以完成。 • AMD双核心处理器的仲裁器是在 CPU内部而不是在北桥芯片上，所以在主板芯片组的选择上要比 Intel双核心处理器要宽松得多，甚至可以说与主板芯片组无关。 计算机体系结构课程论文课堂报告 • 由于成本方面考虑 ,目前 AMD是采用双核心共享单内存控制器的做法。 计算机体系结构课程论文。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。