led汉字显示屏的设计与制作论文(编辑修改稿)

led汉字显示屏的设计与制作论文(编辑修改稿)内容摘要：

，因为我们只需要显示特定的 文字 ，无需庞大的字库，因此 4K Flash 已经可以满足字库储存的需求，不需要扩展外存储器。 STC89C52 芯片介绍 STC89C52 是美国 ATMEL 公司生产的 8 位 Flash ROM 单片机。 其最突出的优点是片内 ROM 为 Flash ROM，可擦写 1000 次以上，应 用并不复杂的通用 ROM写入器就能方便的擦写，读取也很 方便，价格低廉，具有在片程序 ROM 二级保密系统。 因此可灵活应用于各种控制领域。 STC89C52 包含以下一些功能部件： 内含 一个 8 位 CPU 和 ；一个片内振荡器和时钟电路； 有 8KB Flash ROM 以及128B 内 RAM； 它还 可寻址 64KB 的外 ROM 和外 RAM 控制电路；两个 16 位定时 /计数器， 21 个特殊功能寄存器 ； 4 个 8 位并行 I/O 口；一个可编程全双工串行口 ； 5 个中断源，可设置成 2 个优先级。 STC89C52 单片机一般采用双列直插 DIP 封装，共 40 个 引脚，图 33 为其引脚排列图。 40 个引脚大致可分为 4 类：电源、时钟、控制各 I/O 引脚。 一 ． 电源 Vcc—— 芯片电源，接 +5V； GND—— 接地端。 二 ． 时钟 XTAL XTAL2—— 晶体振荡电路反相输入端和输出端。 桂林航天工业学院毕业 论文 7 P 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 /R x D10P 3. 1 /T xD11P 3. 2 /IN T 012P 3. 3 /IN T 113P 3. 4 /T 014P 3. 5 /T 115P 3. 6 /W R16P 3. 7 /R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A /V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 8 9 C 5 1 图 33 STC89C2 引脚图 三 ． 控制线 控制线共有 4 根，其中 3 根是复用线。 所谓复用线是指具有两种功能，正常使用时是一种功能，在某种条件下是另一种功能。 1． ALE/ PROG —— 地址锁存允许 /片内 EPROM 编程脉冲。 （ 1） ALE 功能：用来锁存 P0 口送出的低八位地址。 STC89C52 在并行扩展外存储器时， P0 口用于分时传送低 8 位地址和数据信号，且均为二进制数。 当 ALE 信号有效时， P0 口传送的是低 8 位地址信号； ALE信号无效时， P0 口传送的是低 8 位地址信号。 在 ALE 信号的下降沿，锁定 P0口传送的内容，即低 8 位地址信号。 需要指出的是，当 CPU不执行访问外 RAM 指令， ALE 以时钟振荡频率 1/6的固定频率输出，因此 ALE 信号也可作为外部芯片 CLK 时钟或其他需要。 但是，当 CPU执行 MOVX 指令时， ALE 将跳过一 个 ALE 脉冲。 （ 2） PROG 功能：片内 EPROM 的芯片，在 EPROM 编程期间，此引脚输入编程脉冲。 2． PSEN —— 外 ROM 读选通信号。 89C52 读外 ROM 时，每个机器周期内 PSEN 两次有效输出。 PSEN 可作为外ROM 芯片输出允许 OE 的选通信号。 在读内 ROM 或读外 RAM 时， PSEN 无效。 3． RST/VPD—— 复位 /备用电源。 （ 1） 正常工作时， RST 端为复位信号输入端，只要在该引脚上连续保持两个机器周期以上高电平， STC89C52 芯片即实现复位操作，复位后一切从头开始，第三章 系统硬件部分设计 8 CPU从 0000H 开始执行指令。 （ 2） VPD功能：在 VCC掉电情况下，该引脚可接上备用电源，由 VPD向片内RAM 供电，以保持片内 RAM 中的数据不丢失。 4． EA /VPP—— 内外 ROM 选择 /片内 EPROM 编程电源。 （ 1） EA 功能：正常工作时， EA 为内外 ROM 选择端。 STC89C52 单片机ROM 寻址范围为 64KB，其中 4KB 在片内， 60KB 在片外。 当 EA 保持高电平时，先访问内 ROM， 但当 PC 值超过 4KB 时，将自动转向执行外 ROM 中的程序。 当 EA 保持低电平时，则只访问外 ROM，不管芯片内有否内 ROM。 （ 2） VPP功能：片内有 EPROM 的芯片，在 EPROM 编程期间，此引脚用于施加编程电源。 四 ． I/O 引脚 STC89C52 有 P0、 P P P3 4 个 8 位并行 I/O 端口，共 32 个引脚。 P0 口是一组 8 位漏级开路型双向 I/O 口，也即地址 /数据总线复用口。 作为输出口用时，每位能以吸收电流的方式驱动 8 个 TTL 逻辑门电路，对端口写 1 时，又可作高阻抗输入端用。 P1 口是带内部上拉电阻的双向 I/O口，向 P1口写入 1时 P1口被内部上拉为高电平，可用作输入口。 Flash编程和程序校验期间， P1接收低 8位地址。 P2 口是带内部上拉电阻的双向 I/O口，向 P2口写入 1时 P2口被内部上拉为高电平可用作输入口，当作为输入脚时被 外部拉低的 P2口会因为内部上拉而输出电流。 Flash编程和程序校验时， P2也接收高位地址和一些控制信号。 P3 口是带内部上拉电阻的双向 I/O口，向 P3口写入 1时 P3口被内部上拉为高电平可用作输入口，当作为输入脚时被外部拉低的 P3口会因为内部上拉而输出电流。 P3口除了作为一般的 I/O口线外，更重要的是它的第二功能，如 表 3． 1所示： P3 口是带内部上拉电阻的双向 I/O口，向 P3口写入 1时 P3口被内部上拉为高电平可用作输入口，当作为输入脚时被外部拉低的 P3口会因为内部上拉而输出电流。 桂林航天工业学院毕业 论文 9 单片机系统外围电路 单片机系统外围电路形式如图 34 所示。 单片机振荡器反相放大器的输入端（ XTAL1）和输出端（ XTAL2）之间接上 12MHz 或更高频率的晶振，以获得较高的刷新频率，使显示更稳定。 电容 C C5 是晶振的负载电容，主要起频率微调和稳定 的 作用。 单片机的串行口工作在方式 0 下，作为同步移位寄存器使用，端口 RXD（ ）作为数据移位的输入 /输出端，而由 TXD（ ）端输出移位时钟脉冲。 移位数据的发送和接收 均 以 8 位为一帧，不设起始位和停止位，无论输入 /输出，均低位在前高位在后。 89C52 的通用 I/O 口 P1 作为显示数据和二进制行号的公用输出口。 两种数据的输出在时间上是错开的。 P1 口的低 4 位与行驱动器相连，送出二进制的行选信号； ～ 口则用来发送控制信号。 P0和 P2 口空着，在有必要的时候可以扩展系统的 ROM 和 RAM。 端 口引脚 第二功能 —— RXD 串行口输入端 —— TXD 串行口输出端 —— 0INT 外部中断 0请求输入端 —— 1INT 外部中断 1请求输入端 —— T0 定时 /计数器 0外部信号输入端 —— T1 定时 /计数器 1外部信号输入端 —— WR 外 RAM写选通信号输出端 —— RD 外 RAM读选通信号输出端 表 3． 1 P3 各端口第二功能 第三章 系统硬件部分设计 10 GNDC43 3p FC53 3p FV C CY11 2M H zR28 .2 k ΩGND V C CP 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 /R x D10P 3. 1 /T xD11P 3. 2 /IN T 012P 3. 3 /IN T 113P 3. 4 /T 014P 3. 5 /T 115P 3. 6 /W R16P 3. 7 /R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A /V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 89 C 5 1+C61 0uABCDG1GNDT X D － S C KR X D － SIS C L RRCK 图 34 单片机系统外围电路图 列驱动电路 74HC595 是一款漏极开路输出的 CMOS 移位寄存器，输出端口为可控的三态输出 端，亦能串行输出控制下一级级联芯片。 74HC595 的时钟频率至少能达 2525MHz， 74HC595 具有 标准串行（ SPI）接口 ，且 CMOS 串行输出， 可 用于多个设备的级联 ，其 低功耗： TA =25℃ 时， Icc=4μA （ MAX） 列驱动电路由集成电路 74HC595 构成，它具有一个 8 位 串行输入 /输出或者并行输出 的移位寄存器和一个 8 位输出锁存器的结构，而且移位寄存器和输出锁存器的控制是各自独立的，可以实现在显示本行各列数据的同时，传送下一行的列数据，即达到重叠处理的目的。 74HC595 的管脚及内部结构形式如 图 35 所示。 桂林航天工业学院毕业 论文 11 图 35 74HC595 的管脚 及内部结构逻辑图 74HC595 的输入侧有 8 个串行移位寄存器，每个移位寄存器的输出都连接一个输出锁存器。 引脚 SER 是串行数据的输入端。 引脚 SRCLK 输入移位寄存器的移位时钟脉冲，在其上升沿发生移位，并将 SER 的下一个数据打入最低位。 RCLK 是输出锁存器的打入信号，其上升沿将移位寄存器的输出打入到输出锁存器。 SRCLR 信号是移位寄存器的清零输入端，当其为低时移位寄存器的输出全部为 0，由于 SRCLK 和 RCLK 错误 !未指定书签。 两个信号是互相独立的，所以能够做到输入串行移位与输出锁 存互不干扰。 芯片的输出端为 QA～ QH，最高位 QH 可作为多片 74HC595 级连应用时，向上一级的级连输出。 但因 QH 受输出锁存器打入控制，所以还从输出锁存器前引出了 QH′，作为与移位寄存器完全同步的级连输出。 移位寄存和输出锁存的时序波形如图 36 所示： 图 36 移位寄存和输出锁存的时序波形图 第三章 系统硬件部分设计 12 由 74HC595 组成的列驱动器示于图 37 中。 该图由两片 74HC595 组成 16列的驱动，由 16 个行驱动器驱动 16 行。 第一片列驱动器的 SER 端连接单片机输出的串行列显示数据，其 QH′端连接第二片的 SER 端，采用这 样的方法组成两片的级连。 两片相应的 SRCLK、 SRCLR 、 RCLK 端分别并联，作为统一的串行数据移位信号、串行数据清除信号和输出锁存器打入信号。 这样的结构，使得各片串行移位能把 16 列的显示数据依次输入到相应的移位寄存器输出端。 移位过程结束之后，控制器输出 RCLK 打入信号， 16 列显示数据一起打入相应的输出锁存器。 然后选通相应的行，该行的各列就按照显示数据的要求进行显示。 图 37 显示驱动电路 行驱动电路 行驱动芯片 74HC138 介绍 74HC138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统 ,在。