学士学位论文_基于热电偶的控温器设计(编辑修改稿)

学士学位论文_基于热电偶的控温器设计(编辑修改稿)内容摘要：

）， 最高可达 +2800℃ (如钨 铼 )。 构造简单 ,使用方便 ,热电偶通常是由两种不同的金属丝组成 ,而且不受大小和开头的限制 ,外有保护套管 ,用起来非常方便。 热电偶测温的缺点是 :热电偶损耗比较大 ,增大了维护量 ,备件费用消耗大；热响应有一定滞后。 本章小结 本章先对各型号热电偶传感器做了简单介绍， 并说明了为什么要选用K 型热电偶 作为测温元件， 接着讨论了热电效应和热电动势，然后详细阐释了热电偶测温的基本原理并给出了热电偶测温原理示意图，最后讨论了热电偶进行冷端补偿的方法以及热电偶测温的优缺点。 哈尔滨理工大学学士学位论文 9 第 3章 热电偶温度控制系 统的硬件设计 上一章对热电偶的分类，测量基本原理及冷端补偿方法进行了详细的描述，本章则对热电偶温度控制系统的硬件部分进行详细阐述与设计。 控温器系统结构 在热电偶控温器的控温过程中，必须首先对由温差产生的热电动势信号进行一系列处理。 热电偶将电压信号经信号补偿与放大电路放大后，通过多路选择器选通其中一路进行 A/D 转换成数字信号，转换后数据存入AT89S52 单片机，然后多路选择器选通下一路并对下一路信号进行 A/D 转换。 存在单片机的数字信号通过定时串口通信与上位机进行数据交换，完成相关数字信号处理。 上位机在得出 测量温度值并对温度值进行判定：若温度值高于限定温度值，则发送指令，使加热器控制电路开启加热器；若温度值低于限定温度值，则发送指令，使制冷电路开启液氮回路。 热电偶控温器电路结构大致包括热电偶传感器、冷端补偿与放大电路、信号选通电路、 A/D 转换电路、单片机、电源电路、温度控制电路以及实现具体控温功能的相应开关电路等。 下面分别对这些电路进行描述和设计。 其系统结构图如图 31 所示。 图 31 热电偶控温器系统结构 系统的信号选通及 A/D 转换 电路 热电偶测温，控温电路一般是多通道的，不可能对每一路分别处理显 AT89S 52 上位机 A/D 转换器 液氮回路 电源电路 选通电路 加热控制 加热器 制冷控制 热 电偶 哈尔滨理工大学学士学位论文 10 示。 比较实用的方法是在各路信号放大后通过一个选通器选择其中一路信号进行 A/D 转换处理，处理完成后再选通处理下一路。 在此设计中，采用HI546选通芯片来实现多路热电偶信号的选通，其选通电路如下图 32所示 C J K 1C J K 2C J K 3C J K 4C J K 5C J K 6C J K 7C J K 8C J K 9C J K 1 0C J K 1 1C J K 1 2R 9R 1 0R 1 1R 1 2R 1 3R 1 4R 1 5R 1 6R 1 7R 1 8R 1 9R 2 0R 2 1R 2 2R 2 3R 2 41 91 81 71 61 51 41 31 21 11 0987654I N 1I N 2I N 3I N 4I N 5I N 6I N 7I N 8I N 9I N 1 0I N 1 1I N 1 2I N 1 3I N 1 4I N 1 5I N 1 6O U TA 3A 2A 1A 0E NV R F FG N D V+ VI N 1 212 71 2 R 2 71 31 8+ 5 V+ 1 2 VR 2 5R 2 6C 6C 72 81 41 51 61 7P 3P 2P 1P 0 图 32 信号选通电路 HI546 为 16 路多路模拟信号选通芯片，通过使能信号 Enable 和地址信号 A A A A0 来控制多路信号的选择。 由下表 1 可知，当 EN 为低 时，不管地址信号 A3 、 A2 、 A1 、 A0 的数据为何内容，“ ON”CHANNEL 始终为“ NONE”，即 16 路中没有任何一路被选通；当 EN 为高时，地址线 A A A A0 对应不同的二进制数值时即选通不同的路。 这样， A A A A0 的组合即可实现 16 路信号中任一信号到达芯片输出端，从而实现了多路信号的单路选通。 在设计 HI546 选通电路是要注意， HI546 为 16 路选通器，如果设计中的有用信号不足 16 路，例如只用到了 12 路 K 型热电偶，则 HI546 的 16路输入电路中只有 12 路选通输入。 剩余的 4 路，为了防止输入 端引脚悬空引起的不确定因素，故将未用的 4 路输入端做接地处理。 如果在设计中的热电偶路数多余 16 路，就需要用到信号的二次选通电路，可以将 n 个HI546 的输入端接入待选通的各信号端并将这 n 个 HI546 芯片的输出作为下一级 HI546 芯片的输入，即可实现最多 n 16 路信号的选通。 表 31 HI546 真值表 A3 A2 A1 A0 EN “ ON ”CHANNEL X X X X L NONE 哈尔滨理工大学学士学位论文 11 L L L L H 1 L L L H H 2 L L H L H 3 L L H H H 4 L H L H H 5 L H H L H 6 L H L L H 7 L H H H H 8 H L L L H 9 H L L H H 10 H L H L H 11 H L H H H 12 H H L L H 13 H H L H H 14 H H H L H 15 H H H H H 16 单片机以及上位机处理的信息必须为数字量，但是热电势信号为连续变化的模拟信号，因此必须对模拟信号进行 A/D 转换。 我们 采用 16位的AD7715芯片来实现 A/D 转换功能，其中 AD780提供 高精基准电压。 AD 工作所需的时钟， ， DRDY,AT89S52可以通过查询 是否可以读取 AD 转换结果， A/D 接口电路 如下图 33所示 S C L KM C L K I NM C L K O U TC SR E S E TA V D DA i n ( + )A i n ( )D G N DD V D DD I ND O U TD R D YA G N DR e f i n ( )R e f i n ( + )N C+ V i nT E M PG N DN C / G N DN CV o u tT R I MC 31 5 p FC 41 5 p FY 11 . 0 0 0 M H ZC 20 . 0 1 u FR 61 0 0 KA DA G N DP 1 . 2P 1 . 6P 1 . 3D V + 5 VA V + 5 V0 . 1 u FC 8U 4A D 7 8 0A D 7 7 1 5U 2123456781 61 51 41 31 21 11 0912348765P 1 . 4P 1 . 5P 1 . 7D G N DD V + 5 V 图 33 A/D 转换电路 哈尔滨理工大学学士学位论文 12 单片机 信号经 A/D 转换器转换后由温度传感器采集得到的温度信号被送至中央处理器单片机中。 单片机是整个电路设计的核心，它负责控制着地址线数据的写入与读出、进行相应的数据存储与处理并保持着与上位机的通信，以 使得整个系统能在人的控制范围内。 在本设计中我们采用 AT89S52芯片。 AT89S52 是一种低功耗、高性能 CMOS8 位微控制器，具有 8K 在系统可编程 Flash 存储器。 使用 Atmel 公司高密度非易失性存储器技术制造，与工业 80C51 产品指令和引脚完全兼容。 片上 Flash 允许程序存储器在系统可编程，亦适于常规编程器。 在单芯片上，拥有灵巧的 8 位 CPU和在系统可编程 Flash，使得 AT89S52 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 AT89S52 的引脚如下图 34 所示。 1235467891 01 11 21 31 41 61 71 81 92 01 54 03 93 83 63 73 53 43 33 23 13 02 92 82 72 52 42 32 22 12 6 ( T 2 ) P 1 . 0( T 2 E X ) P 1 . 1P 1 . 2( M I S O ) P 1 . 6( M O S I ) P 1 . 5P 1 . 4P 1 . 3R S TG N D( T 2 E X ) P 3 . 7X T A L 1( R D ) P 3 . 6( W R ) P 3 . 5( T 1 ) P 3 . 4( T 0 ) P 3 . 3( I N T 0 ) P 3 . 2( T X D ) P 3 . 1( R X D ) P 3 . 0( S C K ) P 1 . 7X T A L 2V C CP 2 . 0 ( A 8 )P 2 . 1 ( A 9 )P 2 . 2 ( A 1 0 )P 2 . 3 ( A 1 1 )P 2 . 4 ( A 1 2 )P 2 . 5 ( A 1 3 )P 2 . 6 ( A 1 4 )P 2 . 7 ( A 1 5 )P S E NA L E / P R O GE A N P PP 0 . 7 ( A D 7 )P 0 . 6 ( A D 6 )P 0 . 5 ( A D 5 )P 0 . 4 ( A D 4 )P 0 . 3 ( A D 3 )P 0 . 2 ( A D 2 )P 0 . 1 ( A D 1 )P 0 . 0 ( A D 0 ) 图 34 AT89S52 引脚图 AT89S52 具有以下标准功能 :8k 字节 Flash， 256 字节 RAM， 32 位 I/O口线，看门狗定时器， 2 个数据指针，三个 16 位定时器 /计数器，一个 6向量 2 级中断结构，全双工串行口，片内晶振及时钟电路。 另外，AT89S52 可降至 0Hz 静态逻辑操作，支持 2 种软件可选择节电模式。 空闲模式下， CPU 停止工作，允许 RAM、定时器 /计数器、串口、中断继续工作。 掉电保护方式下， RAM 内容被保存，振荡器被冻结，单片机一切工哈尔滨理工大学学士学位论文 13 作停止，直到下一个中断或硬 件复位为止。 AT89S52 各引脚功能如下表 32 所示。 表 32 AT89S52 引脚功能 P0 口： P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口，每位能驱动8 个 TTL 逻 辑电平。 对 P0 端口写 “1”时， 引脚 用作高阻抗输入。 当访问外部 程序 和数据 存储器 时 ， P0 口也被作为低 8 位地址 /数据复用。 在这种模式下 ， P0 不具有内部上拉电阻。 在 flash编程 时， P0 口也用来接收指令字节 ；在 程序 校验时，输出指令字节。 程序 校验时，需要外部上拉电阻。 P1 口： P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口 ， p1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 P2 口： P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P2 端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 在访问外部 程序存储器 或用 16位地址读取 外部数据 存储器 （例如执行 MOVX@DPTR） 时， P2 口送出高八位地址。 在这种应用中， P2 口使用很强的内部上拉发送 1。 在使用 8 位引脚号 功能 T2（定时器、计数器 T2的外部计数输入），时钟输入 T2EX(定时器，计数器 T2捕捉重载触发信号和方向控制 ) MOSI(在系统编程用 ) MISO(在系统编程用 ) SCK(在系统编程用 ) RXD(串行输入 ) TXD（串行输出） INT0(外部中断 0) INT0(外部中断 0) T0（定 时器 0外部输入） T。