北京工业大学计算机组成原理课设报告(编辑修改稿)内容摘要：
设计图 时序发生器的设计 例：对于用微程序设计来实现控制部件的模型机而设计出的时序发生器如下： 时序发生器（ timer）提供一个微周期中的八个电平及脉冲型控制信号，可供整机设计时使用。 程序计数器（ PC） 提供 8 位 二进制地址，自加 1 并且接受转移地址功能 3 存储器功能部件的设计（ DATA） 输入控制 功能 we(WRE) “写”使能 inclock(WR) “写”控制 outclock(RD) “读”控制 “读” X ↑触发（ RD之前发） ↑触发 Q[] 输出 RAM 中 相 应Address[]地址中的内容 “写” 1 ↑ X 在 RAM中相应 address[]地址中写入数据 data[] 运算器功能部件的设计（ ALU）（ 16 位） 完成 逻辑运算和算数运算 CN 控制高低位， M 控制逻辑运算和算数运算， CPSA 和 CPSB 是两个 16 位二进制寄存器 S0S3 控制如何进行运算。 通用 16 位寄存器组 通用寄存器组为提供暂存数据总线上的数据而设计，为寄存器间的数据传送提供临时数据存储的空间。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。