数字逻辑课程设计篮球24秒倒计时(编辑修改稿)

数字逻辑课程设计篮球24秒倒计时(编辑修改稿)内容摘要：

11MR14U37 4 L S 1 9 2D015Q03D11Q12D210Q26D39Q37UP5T CU12DN4T CD13PL11MR14U47 4 L S 1 9 2A7B1C2D6LT3BI4L E /S T B5QA13QB12QC11QD10QE9QF15QG14U27 4 HC 4 5 1 1+ 5 VS W 1S W S P S TR11kU5NO T+ 5 VR22 0 0S W 2S W S P S TR4DC7Q3GND1VCC8TR2TH6CV5U65 5 5+ 5 VR36 8 kR41 5 kC11nFC21 0 0 0 0 n FS W 3S W S P S TL S 1S P E A K E RR4DC7Q3GND1VCC8TR2TH6CV5U75 5 5R4DC7Q3GND1VCC8TR2TH6CV5U85 5 5R55 0 kR70 .6 1 kR82 .4 kC31 0 n FC41 0 0 0 0 n FC51 0 n FC72 2 0 n FC61 0 0 u+ 5 vD1L E D Y E L L O WR62 0 kU 1 0NO TD015Q03D11Q12D210Q26D39Q37UP5T CU12DN4T CD13PL11MR14U97 4 L S 1 9 2U 1 1A ND _ 4U 1 2NO TU 1 3NO T 图 22 篮球竞赛 24秒计时器 单元模块 8421BCD 码递减计数器模块 计数器选用汇总规模集成电路 74LS192 进行设计较为简便， 74LS192是十进制可编程同步加锁计数器，它采用 8421 码二 十进制编码，并具有直接清零、置数、加锁计数功能。 图 23是 74LS192 外引脚及时序波形图。 图中 UP、 DN分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。 PL是异步并行置数控制端（低电平有效）， TCU、 TCD 分别是进位、借位输出端（低电平有效）， MR 是异步清零端， D3D0 是并行数据输入殿， Q3Q0是输出端。 74192 的功能表见下表 21所示。 其工作原理是：当 PL=1， MR=0时，若时钟脉冲加到 UP 端，且 DN=1。 D015Q03D11Q12D210Q26D39Q37UP5T CU12DN4T CD13PL11MR14U97 4 L S 1 9 2 图 23 74LS192外引脚及时序波形图 表 21 74LS192 功能表 则计数器在预置数的基础上完成加计数功能，当加计数到 9 时， TCU端发出进位下跳变脉冲；若时钟脉冲加到 DN 端，且 UP =1，则计数器在预置数的基础上完成减计数功能，当减计数到 0时， TCD 端发出借位下跳变脉冲。 由。