第7章总线系统(编辑修改稿)

第7章总线系统(编辑修改稿)内容摘要：

微通道结构 (MCA)。 这种总线结构支持多微处理器，多个总线主控，支持 16位、 32位数据， 24位、 32 位地址，数据传输速率达 40MB/s，是一种高性能总线。 但它与原 PC 总线及 ISA 总线完全不兼容，并且 IBM 对 MCA 技术采取严格的封锁，使其他厂商无法采用，因而得不到推广。 为了与 MCA 总线技术抗衡， Compaq、 HP、 AST、 Epson、 NEC 等 9 家公司联合起来，在 ISA的基础上于 1988 年推出了 32 位微机“扩展工业标准结构” EISA 总线。 EISA 总线在结构上与 ISA 兼容，保护了原有投资。 同时又充分发挥 32 位微处理器的功能。 它支持 32 位地址，可寻址 4GB地址空间， 32 位数据宽度，工作频率为 ，数据传输率可达 33MB/s。 由于 EISA总线插槽要兼顾 ISA和 EISA两种插板，故在 EISA总线插槽外观上与 ISA总线插槽等长宽高，而内部采用双层引脚结构，两层引脚之间由定位键限位，使上层引脚与 ISA插板上的“金手指”接触，下层引脚与 EISA插板上的“金手指”接触。 VESA总线 系统总线虽然从 PC总线、 ISA 总线发展到 EISA 总线，但仍然跟不上软件和 CPU的发展速度，在大部分时间内， CPU仍处于等待状态。 随着 CPU芯片 不断更新换代和各种高速适配卡的出现，加上操作系统和应用程序越来越复杂， ISA/EISA 总线已满足不了足够快的数据传输，可以说是总线而不是外设妨碍了系统性能的提高，这是单一慢速的系统总线体系结构所带来的限制。 1991 年，局部总线标准 VESA 出现了，它比 EISA 性能更完善，传输速率更高，它将外设直接挂接到 CPU局部总线上，并以 CPU的速度运行，极大地提高了外设的运行速度。 VESA总线数据宽度为 32位，可以扩展到 64位，与 CPU同步工作 ,最大运行速度可达 66MHz， VESA 的最大传输率达到 132MB/s，是 ISA 总线传输率的 16 倍。 但是， VESA总线存在着规范定义不严格、兼容性差、总线速度受 CPU速度影响等缺陷。 PCI总线 目前在微型机和服务器中广泛采用的系统总线是 PCI 总线。 PCI 总线 (Peripheral ponent interconnect)是 1992年由 Intel公司主持设计的一种系统总线。 PCI 总线规范 Intel公司推出， 1993年 4 月由 PCI 集团推出。 这个总线是一种时钟同步型输入 /输出总线，总线接口上所有的信号的逻 辑和时序都作了严格的定义，数据线为 32位，可扩充到 64位。 在传输数据时，最高速度为 133M字节 /秒，适用于图形显示等要求高速数据传输的应用场合。 总线支持线性猝发传输方式，即在猝发方式下地址可不断递增，连续传输任意长度的数据块，而且支持写猝发方式。 随着 Windows 图形用户界面的迅速发展，以及多媒体技术的广泛应用，要求系统具有高速图形处理的 I/O 吞吐能力，这使原有的 ISA、 EISA 总线远远不能适应而成为整个系统的主要瓶颈。 为此， 1991年下半年， Intel公司首先提出 PCI概念，并联合 IBM、 Compaq、AST、 HP、 Apple、 NCR、 DEC 等 100 等家公司共谋计算机总线发展大业，成产了 PCI集团。 PCI 总线的英文名称： Peripheral Component Interconnect Special Interest Group(外围部件互联专业组 )，简称 PCISIG。 PCI 是一种先进的局部总线，已成为局部总线的新标准，广泛用于当前高档微机 (台式 )、工作站，以及便携式微机。 1. PCI 总线特点 (1)传输速率高。 (2)多总线共存。 (3)独立于 CPU PCI 总线不依附于某一具体处理器，即 PCI 总线支持多种处理器及将来发展的新处理器，在更改处理器品种的，更换相应的桥接组件即可。 (4)自动识别与配置外设 用户使用方便。 (5)并行操作能力。 (6)PCI 总线的主要性能 总线时钟频率。 总线宽度 32位 /64位。 最大数据传输率 133MB/s(266MB/s)。 支持 64位寻址。 适应 5V和。 2. PCI 总线信号 定义 PCI 总线标准所定义的信号通常分成必需的和可选的两大类。 必需信号线：主控设备 49条，目标设备 47条。 可选信号线： 51条 (主要用于 64位扩展、中断请求、高速缓存支持等 )。 信号线总数： 120条 (包括电源、地、保留引脚等 )。 主设备是指取得了总线控制权的设备，而被主设备选中以进行数据交换的设备称为从设备或目标设备 (节点 )。 作为主设备需要 49条信号线，若作为目标设备，则需要 47 条信号线，可选的信号线有 51 条。 利用这些信号线便可以传输数据、地址，实现接口控制、仲裁及 系统的功能。 PCI 局部总线信号按功能分组进行说明。 (1)系统信号 CLK IN：系统时钟信号，为所有 PCI 传输提供时序，对于所有的 PCI 设备都是输入信号。 其频率最高可达 33MHx/66MHz，这一频率也称为 PCI 的工作频率。 RST IN：复位信号。 用来迫使所有 PCI 专用的寄存器、定时器和信号转为初始状态。 (2)地址和数据信号 AD[31～ 00] T/S：地址、数据复用的信号。 PCI 总线上地址和数据的传输，必须在FRAME 有效期间进行。 当 FRAME 有效时的第 1 个时钟， AD[31～ 00]上的信号为地址信号，称地址期；当 IRDY 和TRDY 同时有效时， AD[31～ 00]上的信号为数据信号，称数据期。 一个 PCI 总线传输周期包含一个地址期和接着的一个或多个数据期。 地址期为一个时钟周期，在地址期， AD[31～ 00]线上传输的是一个 32 位地址。 对于I/O 空间，仅需 1个字节地址；而对存储器空间和配置空间，则需要双字节地址 (16 位 )。 数据期由多个时钟周期组成。 在数据期； AD[31～ 0]线上传输的是一个 32 位数据，分 4个字 节，其中 AD[07～ 00]为最低字节， AD[31～ 24]为最高字节。 传输数据的宽度是可变的，可以是 1个字节， 2个字节或 4个字节，这由字节允许信号来指定。 C/BE[3～ 0] T/S：总线命令和字节允许复用信号。 在地址期，这 4条线上传输的是总线命令 (代码 )；在数据期，它们传输的是字节允许信号，用来指定在数据期， AD[31～ 00]线上 4 个数据字节中哪些字节为有效数据，以进行传输。 PAR T/S：奇偶校验信号。 它通过 AD[31～ 0]和 C/BE[3～ 0]进行奇偶校验。 主设备为地址周期和 写数据周期驱动 PAR，从设备为读数据周期驱动 PAR。 (3) 接口控制信号 FRAME S/T/S：帧周期信号，由主设备驱动。 表示一次总线传输的开始和持续时间。 当 FRAME 有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当 FRAME 撤销时，预示总线传输结束，并在 IRDY 有效时进行最后一个数据期的数据传送。 IRDY S/T/S：主设。