ttl与cmos的逻辑准位内容摘要：
请问这是属于逻辑「 0」还是逻辑「 1」。 答： ，未及 70% VDD 以上也不在 30% VDD以下，故非逻辑「 1」也不是逻辑「 0」，此电压意味着送出 的组件故障或电路设计错误。 TTL 与 CMOS 的噪声免疫性 (Noise Immunity) TTL 的 VOL 普通约为 最差时为 ，而 VIL 只要在 以下即可，所以当一个 TTL 输出 VOL 到另。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。