第八章半导体存储器教学目的：1只读存储器(rom)电路结构及特点。2

第八章半导体存储器教学目的：1只读存储器(rom)电路结构及特点。2内容摘要：

8 amp。 W 9 W15 amp。 G3 输出缓冲器 G2 G1 G0 图 RAM 结构示意图 存储矩阵也是由一些存储单元排列而成，是一个 n行 m列矩阵列，它是存储器的主体。 存储单元的数目称为存储器的容量。 例如，一个容量为 256 4（ 256个字，每个字 4位）的 图 RAM 存储矩阵 存储器，共有 1024个存储单元，这些单元可排成如图 32行 32列的矩阵。 该存储矩阵共需要 32根行选择线和 8根列选择线。 二、 地址译码器 每片 RAM由若干个字组成，每个字由若干位组成，通常信息的读写是以字为单位进行的。 不同的字具有不同的地址，在进行读写操作时，可以按照地址选择欲访问的单 元。 地址的选择是通过地址译码器来实现的。 在存储器中，通常将输入地址译码器分为行地址译码器和列地址译码器两部分，给定地址码后，行地址译码器输出线（即字线）中有一条有效，选中该行的存储单元，同时，列地址译码器输出线（即位线）中也有一条有效，选中一列或 n列的存储单元，字线和位线的交叉点处的单元即被选中。 例如，上述的 256 4RAM的存储矩阵中，256个字需要用 8根地址线（ A7～ A0）来加以区分（ 28=256）。 其中地址码的低 5位 A4～ A0作为行译码输入，产生 25=32根行选择线，地址码的高 3位 A7～ A5用于列译码 ，产生 23=8根列选择线。 只有被行选择线和列选择线同时选中的单元，才能被访问。 例如，若输入地址 A7～A0为 11111111时，位于 X0和 Y0交叉处的单元被选中，然后才可以对该单元进行读或写的操作。 三 、 读 /写与片选控制 存储矩 阵 （若干单元） 输入 /输出 A0 A1 Ai An1 Ai+1 列地址译码器 32 根行选择线Y0Y1Y7X0X1X2X3X31……8 根列选择线读写控制电路用于对电路的工作状态进行控制。 当读 /写控制信号 WR/ 1时，执行读操作，即将存储单元里的数据送到输入 /输出端上；当 WR/ 0时，执行写操作，加到输入/输出端上的数据被写入存储单元里。 在系统中， RAM一般由多片组成，系统每次读写时，只能选中其中的一片（或几片）进行读写，因此每片 RAM均需有片 选信号线 CS ，当 CS ＝ 0时， RAM为正常工作状态；当 CS＝ 1时，所有的输入 /输出端都为高阻态， RAM不能进行读 /写操作。 四、 RAM 的存储单元 RAM的核心元件是存储矩阵中的存储单元。 不同 RAM的基本电路结构都类似。 按工作原理分类， RAM的存储单元可分为静态存储单元和动态存储单元。 1． 静态存储单元 CMOS型存储单元因功耗低、集成度高多被采用。 图 CMOS静态存储单元。 图中 CMOS反相器 V1， V2和 V3， V4交叉耦合组成了基本 RS触发器，用于存储一位二进制信息。 , 为输 出端， 1Q 时， V1导通， V2截止，输出 Q 为低电平，使 V3截止， V4导通，这样也反过来保证了输出 1Q ，故此状态为一个稳定状态，“ 1”态，表示存储单元里存储了“ 1”；当 Q变为 0时， V1截止， V2导通，使输出 Q 为高电平，又保证了 V3导通， V4截止，得到另一个稳定状态，“ 0”态，也即将存储内容从“ 1”改写成“ 0”了。 V5， V6管是受行选择线 Xi控制的门控管，控制触发器与位线的接通与断开。 Xi＝ 0时，V5， V6管均截止，存储的状态保持不变； Xi＝ 1时， V5， V6管均导通，存储的状态 , 就输出到位线 AA, 上了，即存储器的数据就 被读出了。 上述 6只 MOS管构成了一个静态存储单元，故称为六管静态存储单元。 注意，列线 Yj的列控制门 Vj,Vj属列内各单元公用，不需要计入存储单元的器件数目。 2． 动态存储单元 DRAM RAM动态存储单元由 MOS管的栅极电容 C和门控管组成，利用 MOS管栅极电容的暂存作用来存储信息的，电容 C上电压为“高”，表示存储了数据“ 1”，电容上电压为“低”时，Xi（行选择线） 存储单元位线数据线DD位线Yj列选择线Vj V jV3V1V2V4V6VggVddV5′图 六管 CMOS 静态存储单元 表示存储了数据“ 0”。 虽然 MOS管的栅极电阻很高，但栅极电容的容量很小（一般只有几皮法拉）且电容器上的电荷不可避免地因漏电等因素而损失，使电容上存储的信息保存时间 有限，为保持原存储信息不变，就需要不间断地对栅极电容定时地进行补充电荷（这种操作也称刷新或再生）。 因此， DRAM工作时必须要有刷新控制电路，操作比较复杂。 由于要不间断地进行刷新，故称这种存储器为动态存储器。 动态存储单元电路有 4管电路、 3管电路和单管电路， 4管电路和 3管电路外围控制电路比较简单，读出信号比较大，但电路结构复杂，不利于提高集成度。 单管电路存储单元的结构最简单，只用一个 MOS管和一个电容器组成，集成度高，常用于大容量的动态随机存取存储器中。 2116是单片 16K 1位动态存储器，是典型的单管动 态存储芯片。 采用双列直插 16脚封装，+12V和177。 5V三组电源供电，输入输出逻辑电平与TTL电路兼容。 图。 它由一只 N沟道增强型 MOS管 VT和一个电容 CS组成。 电容 CA是数据线上的分布电容。 在进行写操作时，先要选中该单元，即字线给出高电平，使 T导通，将位线上的数据经过 T被存入电容 CS中。 图 写入数据为 1还是为 0和数据线的高低电平相对应。 在进行读操作时，字线同样给出高电平，使 T导通。 这时 CS经 T向位线上的电容 CA充电，使 uCA上升到高电平，位线上获得高电平，读出数据“ 1”。 但这种读出是一种破坏性读出。 因为由于 CS放电，使 uCs下降，破坏了存储单元原来的数据。 另外，因为实际的存储电路中位线上总是同时接有很多存储单元，故 CA的容量远远大于 CS的容量，使输出到数据线上的电压 uCA很小： CSAS SCA uCC Cu  uCA一般只有约 ， CS上的电压也只剩下 ，因此需要在电路中设置一个灵敏的恢复 /读出放大器，一方面将读出信号加以放大，另一方面将存储单元里原先存储的信号恢复。 动 态存储单元比静态存储单元所用元件少、 集成度高，适用于大 容量存储器。 五、存储容量的 扩展 1．集成 RAM 常用静态 RAM芯片有 2114A（ 1K 4）、 2116（ 16K 1）、 6116（ 2K 8）、 6264（ 8K 8）等。 下面简单介绍常用的 2114A芯片和 6116芯片。 （ 1） 2114A芯片 2114A是一个 1024 4位静态 RAM（即有 1K 个字，每个字 4位），它的 4096个存储单元排列成 64行 64列的矩阵。 芯片为双列直插 18脚封装，采用单一 +5V电源，全部电平和位线 字线 T CA CS TTL电路兼容。 其结构框图如图。 图 2114A 电路结构 框图 10条地址线分为两组译码， A3～ A8六位地址码送到行地址译码器中，通过输出信号 X0～X63从 64行存储单元中选出指定的一行，另外四位地址码 A0、 A A2和 A9送到列地址译码器中，通过输出信号 Y0～ Y15再从已经选定的一行中选出要进行读 /写的一列（ 4个存储单元）。 CS 为片选控制信号。 当 CS ＝ 0，同时 R/W ＝ 1时，读 /写控制电路工作在读状态，即将上述选中的单元数据送出到 I/01～ I/04；当 CS ＝ 0， R/W ＝ 0时，读 /写控制电路工作在写状态，在 I/01～ I/04端的数据将被写入指定的四个单元中。 当 CS ＝＝ 1时， 读 /写控制电路处于禁止态，不能对芯片进行读 /写操作。 （ 2） 6。