基于数字钟设计(编辑修改稿)

基于数字钟设计(编辑修改稿)内容摘要：

路图如下： 多功能数字钟设计报告 7 封装模块： 48 分频电路 48 分频电路 由三分频和十六分频组成，先三后十六， 是通过 74163 用置数法实现。 3 分频 由置数法实现 ， 十六分频直接用 74163 的 QD 就能实现，并且保证占空比为一比一。 电路图： 多功能数字钟设计报告 8 封装的子模块图为： 1000 分频电路 1000 分频电路通过 将 3 个 2 分频串联 实现。 把 三个 D 触发器按照 如下 方式串 联起来，将得到 一个 触发信号的 8 分频 信号。 8分频电路图如下： 电路图： 多功能数字钟设计报告 9 封装的子模块图为： 24 分频 电路图： 封装 4 分频 74163 的 QB 输出端即为 4 分频。 并且占空比为 1:1.(对 48 分频用来产生12HZ) 电路图： 封装：（由模八 Y【 2】 输出端实现） 多功能数字钟设计报告 10 最终将各种分频获得的信号输出端封装在一个总的模块内，输入信号频率48MHz，输出三个频率信号，分别是 1Hz,1KHz, 2KHz， ： 图 14 分频电路封装图 多功能数字钟设计报告 11 计时电路 时钟能够产生时间前进是对秒脉冲计数产生形成的，为了形成时分秒，需要对秒进位信号进行计数从而产生分，对分进位信号进行计数产生时信号。 秒和分均为 60 进制，时为 24 进制，所以需要有模 60 和模 24计数器。 模 60 计数器由两个 74160 构成，考虑用 74160 而不用 74161 的原因是 74160 为 8421BCD 方式计数，将计数信号送进 7447 后可以直接驱动数码管显示，而不像 74161 还要经过码转换处理。 另外，因为显示秒和分时都要显示十位和个位，所以两个计数器构成模 60 的时候要考虑到分别 显示的问题，即让一个用于作为十位，一个作为个位。 总电路图： 封装 其中， K1是保持控制， K2 是清零， K3是校分， K4 校时。 秒计时 电路图如下： 多功能数字钟设计报告 12 封装 SN 秒时钟输入端； SCO 秒向分进位端； SH,SL 秒十位个位输出端； 波形 分计时电路图如下： 封装 多功能数字钟设计报告 13 MCLO 分时钟输入端； SCO 秒向分进位端； MEN由秒进位控制，接分内部使能端， MCLER 清零信号输入端 MH,ML分 十位个位输出端； 波形 小时计时电路图如下： 封装 HCHO 分时钟 输入端； SCO 秒进位端； MCO 分进位端； HEN 由分进位控制，接分内部使能端， HCLER 清零信号输入端 HH,HL 时十位个位输出端； 多功能数字钟设计报告 14 波形 总的波形（ 23:59:59 清零） 显示电路 显示电路主要由数据选择器 7415译码器 7413 计数器、 显示译码器 7447和数码显示管 组成。 因为实验要求只用一个显示译码器 7447，所以考虑用动态扫描显示法进行数据显示，即每次只显示一位，按照一定的显示时间间隔轮流显示。 每个显示位均为四位二进制数，所以需要 4 片数选器，要显示的位有时分秒 6 位（ HH,HL,MH,ML,SH,SL） 最高空位为 0， 所以共 8位。 数选器的选择信号有三位，所以要用一个模 8 循环计数器作为数选器的地址选择端，供轮流选择带显示的数据，此外，还要用一个 38 译码器来选择数码管 (DIG 位 )来显示对应的数据。 六组选一组数据选择器 原理图 多功能数字钟设计报告 15 封装 X[3..1]:地址输入端； SL[4..1]~~HH[4..1]为时分秒个位。