基于f2812的数据采集系统设计(编辑修改稿)

基于f2812的数据采集系统设计(编辑修改稿)内容摘要：

ns，故 DSP 的最大采样速度可达到。 当然系统也可采用专用的 ADC芯片，如 6 通道 16 位的 ADS8364 模 数转换芯片、 8 通道 14 位的 MAX125 模数转换芯片。 若 F2812 芯片自带的 ADC 模块无法达到系统所要求的精度，则要采用外扩模数转换芯片的方案，而本系统对采样精度要求达到 8 位即可， F2812 芯片能够满足系统要求，在第三章第一节有详细的介绍。 串型接口的选型 计算机接口方面主要有以下几种： PCI 总线、 ISA 总线、 RS232 串口、 USB串口等。 现在工业生产和科学研究对数据传输的要求日益提高，要求有很高的传输速率和传输精度，而现在通用的传输总线，如 PCI 总线或 ISA 总线，存在以下缺点：安装麻烦、价格昂贵 ；受计算机插槽数量、地址、中断资源限制，可扩展性差；在一些电磁干扰性强的测试现场，无法专门对其电磁屏蔽，导致采集的数据失真。 USB 总线接口具有热插拔、速度快（包括低、中、高模式）和外设容量大（理论上可挂接 127 个设备）、支持即插即用（ Plugamp。 Play）等优点，已逐渐成为现代数据传输的发展趋势 [5][12]。 基于 USB 的高速数据传输充分利用 USB总线的上述优点，有效结局了传统总线传输的缺陷。 使其成为 PC 机的外围设备扩展中应用日益广泛的接口标准。 由于 USB 市场被业界广泛看好，国际上很多大的半导体厂商都争先推 出各自的 USB 接口解决方案，归纳起来可分为两种：一种是采用普通单片机加上 USB专用芯片方法；另一种方法是采用内嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基础上扩展了 USB 功能。 两种方法各有利弊：前者投资小，可利用普通单片机开发系统开发外设应用程序，其优点是开发者熟悉这些通用微控制器的结构和指令集，相关资料丰富，易于进行开发。 目前，在国内应用较多的USB 的控制器主要有 National Semiconductor 的 USBN9602 系列、 Philips 的PDIUSBD12 系列、 SCANLOGIC 的 SLUR 系列以及 Cypress 的 FZUSB 系列。 其中前两种属于专用的 USB 接口芯片，使用时需外接微控制器；而后两者属于内嵌通用微控制器的 USB 控制芯片。 为了减小硬件设计的复杂度，加快系统的开发速度，上位机与板卡的接口器件选用 Cypress 公司 EZUSB FX2 系列中的 CY7C68013A（下面简称 68013）。 这款芯片遵从 规范，在芯片上集成 USB 收发器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增强型 8051 微控制器）和一个通 用可编程 GPIF 接口（ General Programmable Interface， GPIF） [13]。 集成的 USB收发器通过 USB 电缆 D+和 D— 的连接到主机，串行接口引擎进行数据的编码和解码、完成错误检验、位填充和其他 USB 需要的信号级任务 [1415]。 最终， SIE 传输来自或将要到达 USB 接口的数据。 这种全面集成的解决方案，占用更少的电路板空间，并缩短了开发时间。 该芯片有 2 种接口方式，设计时采用的是 Slave FIFO 方式，外部控制器（ F2812）可以向对普通 FIFO 一样对 FX2 的多层缓冲FIFO 进行读 写。 该芯片是一种集成了 USB 协议的微处理器，它能自动对各种USB 事件做出响应，以处理 USB 总线上的数据传输。 存储器的选型 根据存储器能否直接与 DSP 交换信息来区分，可分为外部存储器和内部存储器。 许多 DSP 都提供了具备片内 ROM 型的产品，片内 ROM 可以将定型的程序代码固化到 DSP 片内，从而减少了系统的体积、功耗、电磁辐射干扰，速度也有所提高，当大批量生产可以降低成本。 但这种 ROM 是无用的，所以 DSP处理系统中除了 DSP 芯片以外，另外不可缺少的器件就是存储器。 一个独立系统必须有 EPROM 或 Flash 等非易性存储器来存放程序、初始化数据等。 当片内存储器不够用时，有必要采用告诉可读写的片外存储器景泰 RAM（ SRAM），SRAM 与 DSP 连接简单，能被 DSP 全速访问 [16]。 外部存储器的选择主要考虑的因素：存储容量、存储速度、价格和功耗。 存储器的速度是用存储器访问时间来衡量的，访问时间就是指存储器接收到稳定的地址出入到操作完成的时间，比如在读出时，存储器往数据总线上输出数据就是操作结束的标志。 存储器的存储速度必须要与 CPU 的速度匹配起来。 存储器的价格主要由两个方面决定，一是存储本身的价格，而是存储器模块中 附加电路的价格，后一类价格也叫固定开销，因为对不同容量的模块，这种价格几乎是一样的。 因此，选择外部存储器时，应使设计中模块的数目尽可能的大。 综合系统需求和上述要点，数据缓冲采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。 该芯片是 512K 16bit 的告诉 CMOS 静态存储器，存取速度为12ns，采用 供电。 其他器件的选型 时钟芯片的选择：系统中，我们选用了两种时钟 30Mhz 和 24MHz 分别供DSP 和 USB 使用。 电源芯片：系统中所需的电源有四种： +12V、 +5V、 + 和 +。 考虑到系统的低功耗以及 F2812 芯片的 CPU 核和 I/O 外设上电顺序的不同，本文选用了 TI 公司的芯片 TPS75733[18]和 TPS76801[19]作为整个系统的供电电源，将电路板外接的 +5V 转换成 + 和 、 +12V 和 +5V 由外电源提供，这里选用开关电源。 本章小结 本章从全局出发根据系统设计的要求，探讨了基于 DSP 的数据采集处理系统的总体设计方案，阐述了系统的基本结构和工作过程，并根据各个功能模块特点对主要处理器芯片及外围芯片的选型进行了分析。 3 系统的硬件设计 3. 1 系统的前端数据采集 在系统的前端 AD 采集模块中，我们设计了直接应用 F2812 的 ADC 模块，由于芯片自身的一些限制， AD 转换的精度最多只能达到 12 位。 采用 F2812 自带的 ADC 模块 TMS320F2812自带的 ADC模块是一个 12位带流水线的模数转换器（ ADC），它有 16 个通道，可配置为 2 个独立的 8 通道模块，分别服务于事件管理器 A 和B，两个独立的 8 通道模块也可以级联构成 16 通道模块。 尽管在模数转换模块中有多个输入通道和俩个排序器，但仅有一个转换器。 F2812 的 ADC 模块的功能框图如图 32 所 示。 两个 8 通道模块能够自动排序，每个模块可以通过多路选择器（ MUX）选择 8 通道中的任何一个通道。 在级联的模式下，自动排序器将变成 16 通道，对于每个通道而言，一旦 ADC 转换完成，将会把转换结果存储到结果寄存器（ ADCRESULT）中。 自动排序器允许对同一个通道进行多次采集，用户可以完成采样算法，这样可以获得更高的采样精度。 ADC 模块主要包括以下特点： 1． 12 位模数转换模块 ADC。 2．两个采样和保持器（ S/H）。 3．同步或顺序采样模式。 4．模拟输入电压范围 0~3V。 5．快速转换时间， ADC 时钟可以配 置为 25MHZ，最高采样带宽为。 图 32 ADC 模块功能框图 6． 16 个输入通道：在一次转换任务中，自动排序功能提供多达 16 个自动转换。 每个转换可以编程选择 16 个输入通道中的一个，排序器可以作为两个独立的 8 位状态排序器或者一个 16 位状态排序器（即双级联 8 状态排序器）。 7． 16 个结果寄存器（可独立寻址）存放 ADC 的转换结果，转换后的数字量表示为：数字值 =4095 {(输入模拟电压值 — ADCLO）247。 3}。 8．多个触发器发源启动 ADC 转换（ SOC）。 S/W：软件立即启动（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多个事件源可以启动转换）； EVB：事件管理器 B（ EVB 中的多个事件源可以启动转换）； 外部引脚： ADCSOC 引脚。 9．灵活的中断控制机制，允许在每一个或每隔一个转换序列结束（ EOS）时产生中断请求。 10．排序器可工作在“启动 /停止”模式，允许多个按时间排序的触发源同步转换。 11．在双排序模式时， EVA 和 EVB 可以独立的触发 SEQ1 和 SEQ2。 12．采样保持（ S/H）获取时间窗具有单独的预分频控制。 0 0 . 5 1 1 . 5 2 2 . 5 30 . 511 . 522 . 53— — — — 理 论 值— — — C H 3 图 33 DSP 自带 ADC 采样与理论值的比较图（输入电压 0~3V） DSP 的外围电路设计 电源电路 本系统中用到了 5V、 和 的器件，还需要 12V 的电压驱动电机，F2812 采用 的外设供电和 的内核供电， 68013 采用 供电，本系统采用 TI 公司的芯片 TPS75733 和 TPS76081，将电路板外接的 +5V 转换成 +和 ，电源输出 +12V， +5V 和 — 5V 的电压。 如图 34 DSP 的电源供电电路。 F2812 芯片需要 I/O（ ） 先上电，内核（ ）后上电，这与 TI 其它型号 DSP 的上电次序不同，因此在电源电路的设计中要格外注意。 本系统电源电路设计如图 所示，在左边的 TPS75733 使能端接地，即一直都是使能的，当其 2 管脚 IN 有 +5V 的输入信号时， 4 管脚 OUT 输出 + 电压，此时为 F2812的 I/O 供电；与此同时， TPS75733 的管脚 5 置低，使能 TPS76081，输出为两个OUT 管脚（管脚 5 和 6），得到 +，为 DSP 的内核供电。 为了使输入电源更稳定，对于前端输入的 +5V 电压，用 47uF 的电容对它进行滤波，同样为了使 DSP的供电电源更稳定，我们对两片电源芯片的输出电源也做了滤波处理，分别在+ 和 + 处用 10uF 的电容滤波。 此外为了方便观察电源的通断，在电源的输入端设置了电源指示灯 LED，在 +5V 电源输入时二极管 LED 将发光 [1819]。 GND1/ E N2I N 13N24PG8F B / N C7O U T 26O U T 25T P S 7 6 8 0 11K7 .5 K1K3 .9 KL E D1 .8 VIN2/ E N1F B / P G5OUT4GND3T P S 7 5 7 3 30 .1 u F0 .1 u F 0 .1 u F4 .7 μ F1 0 u F1 0 u F5V3 .3 V 图 34 DSP 的电源供电电路 在关于 F2812 供电设计中，有的设计者将电源芯片选用 TPS767D318[23]。 此芯片是一种双输出稳压器，也可分别为 DSP 提供 和 的电压输出， 和 电压输出间隔较小，可近似认为同时上电，在 F2812 为核心处 理器的系统中也可以正常使用，为了系统的稳定和保护 DSP 的目标出发，选用两片电源芯片来严格上电顺序，可延长系统使用寿命，提高系统的安全性和稳定性。 电源电路设计时要注意数字地和模拟地分开，系统设计中用 600R 100MHz 1A 的磁珠将两者分开，避免公共地阻抗对模拟信号和数字信号产生耦合作用。 模拟电源和数字电源之间可用电容隔开。 此外选择 +5V 电源时，要注意电源的质量。 在做实验时，曾经用过一般的开关电源，在采集的过程中出现很多的尖峰毛刺，虽然用中值滤波可以把尖峰滤掉，但是滤波处理会占用 DSP 芯片的处理时间，降低 了系统的效率。 更换成高性能的电源后，采集结果明显改善，所以在选用电源时要注意电源的质量，特别是开关电源，它的电源纹波不能太大，否则会对高频系统造成很大的干扰。 时钟电路 DSP 和其他的微处理器一样，需要晶振才能工作， F2812 芯片内含一个机遇可编程 PLL（ Programmable PhaseLocked Loop）的时钟模块，该模块为芯片提供了所有必要的时钟信号，还提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用来选择不同的 CPU 时钟速率。 基于 PLL 的时钟模块提供了两种操作模式，一种是晶 振操作，该方式允许使用外部晶振给芯片提供时基；一种是外部震荡器输入到 X1/CLKIN 引脚 [11]。 F2812 的主频最高可达 150MHz，如果外部时钟源也选择为 150MHz，那么将队周边电路产生较强的高频干扰，影响系统的稳定性。 而选用第一种晶振操作模式，可以将一个较低的外部时钟源通过内部倍频的手段达到 DSP 的工作频率， PLL的倍频因子由 PLLCR 寄存器的 3， 2， 1， 0 位决定，如表 31 所示， OSCCLK是晶振频率。 PLLCR 寄存器第 3~0 位 系统的时钟频率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCC。