第四章集成触发器

第四章集成触发器内容摘要：

号相位相反。 图 主从 RS触发器逻辑图和逻辑符号 （ a）逻辑图；（ b）逻辑符号 当 CP=1时，门 G G8被打开，门 G G4被封锁，主触发器根据输入 S和 R的状态翻转，同时 CP=1封锁了从触发器的工作，从而从触发器保持原来的状态不变。 当 CP由高电平变成低电平，即 CP=0时，门 G G8被封锁，此后无论 S、 R的状态改变与否，在 CP=0的全部时间里主触发器的状态都不再改变。 而 CP=0打开了门G G4，从触发器按照与主触发器相同的状态翻转。 这样一来，在时钟的一个变化周期中，触发器输出端的状态只会改变一次。 由上分析可知，主从 RS触发器是在CP下降沿到达后状态翻转的。 主从 RS触发器仍存在约束条件，其特性方程为 1(0nnQ S R QRS   约 束 条 件 ）二、主从 JK触发器 1. 电路结构 由于主从 RS触发器输入信号仍存在约束条件 SR=0，为解决 Q端的信号反馈到与非门 G G8的输入端 ，和新增加 J、 K端的输入信号共同控制触发器的输出状态，这样便组成了主从 JK触发器， 逻辑图如图 (a)所示，图 (b)为其逻辑符号。 S=R=1时输出出现的不确定情况，可将主从 RS触发器输出 （ a） （ b） 图 主从 JK触发器逻辑图和逻辑符号 （ a）逻辑图；（ b）逻辑符号 （ 1）在 CP＝ 1期间，由图 （ a）可知，主触发器根据 0CP ， 从触发器被封锁，保持原状态不 变。 输入端的信号情况被置成相应的状态，与此同时，因 （ 2）当 CP由 1变为 0时，主触发器被封锁 ,保持原状态不变， CP 从触发器的封锁被解除，接收主 与此同时，因 触发器的状态， 与主触发器输出同步。 由 0变为 1， 所以，主从 JK触发器的特性方程为 1n n nQ J Q K Q  （ CP下降沿到来有效） 三、主从触发器的动作特点 (1) 触发器的翻转分两步动作。 第一步，在 CP=1期间主触发器根据输入端的信号情况被置成相应的状态，从触发器不动作；第二步， CP下降沿到来时，从触发器按主触发器的状态翻转。 (2) 在 CP=1的全部时间里，触发器的输入信号都将对主触发器起控制作用。 第五节 边沿触发器 同步触发器是采用电平触发方式，因而存在空翻和振荡现象，这就限制了同步触发器的使用。 而边沿触发器在 CP时钟脉冲的上升沿或下降沿接收输入信号，然后触发器按逻辑功能的要求改变状态，在时钟脉冲的其他时刻，触发器都处于保持状态，有效地解决了空翻和振荡的问题。 边沿触发器的电路结构形式很多，在 TTL电路中，主要有维持阻塞 D触发器、边沿 JK触发器等。 一、边沿 JK触发器 1．电路结构及逻辑符号 amp。 Bamp。 A1amp。 Damp。 C1Q Qamp。 amp。 SDRDJ KC PG2G1G3G4J 1K C1 K CP 1J Q Q （ a） （ b） 图 边沿 JK触发器及其逻辑符号 （ a）逻辑图；（ b）逻辑符号 2. 逻辑功能 1) CP＝ 0时，触发器的状态不变。 2) CP由 0跳变到 1时，触发器状态不变。 在 CP＝ 0时，如触发器的状态为 Qn=0，当 CP由 0跳变到 1时，首先与门 A输入全为 1，不管与门 B的情况如何，都有输出 Qn+1=0，由于 Qn+1=0反馈到与门 C和 D的输入端，所以输出 11n Q ，触发器保持原状态不变。 如触发器原状态 为 Qn=1，则在 CP由 0跳变到 1时，触发器仍保持 1状态不变。 3) CP由 1跳变到 0时，触发器的状态是根据 J， K端的输入信号来确定的： ① J=0、 K=0时，触发器保持原状态不变。 ② J=0、 K=1时，触发器为置 0状态。 ③ J= K= 0时，触发器为置 1状态。 4) J= K=1时，触发器状态翻转。 若原来为 0状态，则翻转为 1状态；若原来为 1状态，则翻转为 0状态。 由上分析可知，边沿 JK触发器是利用时钟脉冲 CP的下降沿进行触发的，它的逻辑功能和前面讨论的同步 JK触发器的功能相同，因此，它们的特性表和特性方程相同，但在边沿 JK触发器中，特性方程只有在 CP下降沿到来时刻才有效，即 nn1n QKQJQ （ CP下降沿到达时刻有效） 3. 集成边沿 JK触发器 如图 TTL双下降沿集成 JK触发器 CT74LS112的管脚排列图及逻辑符号图。 其逻辑功能示于表。 图 CT74LS。