第五章io接口与总线

第五章io接口与总线内容摘要：

P U IOR DB AB INT CP I/O同步控制方式 36 3) 优缺点： I/O设备较多时，硬件复杂，需以一系列中断逻辑 电路作为支持； 因为中断方式本身是一种异步控制机构，中断请求 信号的出现完全是随机的，故软件开发和调试比程 序查询式复杂、困难。 缺点： 鉴于上述原因，如不是实时性要求很高、非使用中断驱动式控制不可的地方，还是尽量用程序查询式控制为好，或者把两种控制方式结合起来。 优点： 能较好地解决 CPU效率与 I/O响应实时性间的矛盾。 I/O同步控制方式 37 I/O端口都必须通过 MPU中的 A累加器才能和存储器交换信息。 每次 I/O操作无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由 MPU软件（ I/O指令）控制完成的。 前两种方式共性： I/O同步控制方式 其结果，必然使数据传输速度受到很大限制。 38 (DMA控制 ) ◆ 进入 DMA工作状态后， I/O设备和存储器间的数据交 换完全是在硬件控制下完成，无需 MPU介入。 1) 特点： ◆ I/O 端口直接与存储器交换信息，无需经过 A累加器。 这与前两种方式有本质不同。 因此速度可大大提高。 I/O同步控制方式 39 2) 硬件接口 DMAC DMA方式使用一种称之为 DMA控制器 (DMAC)的专用硬件接口芯片来完成 I/O与存储器之间的高速数据传送控制的。 DMAC具有通过三大总线独立访问存储器与I/O端口的能力。 于是 DMAC与 MPU通常要共享系统中的三总线。 I/O同步控制方式 40 DMAC通常有三种从 MPU接管总线的方式： 窃取 MPU空闲时间 ——利用 MPU在指令周期的某些时间段 不使用总线的间隙插入 DMA操作 使 MPU暂时放弃总线控制权 ——微机系统中普遍采用的方法 暂停 MPU时钟脉冲 ——强迫 MPU立即停止工作 41 第一种方式下 DMA操作过程示意 : 地址总线 数据线 (a)DMA请求阶段 存储器 外部设备 MPU DMAC HOLD DMAREQ (c)传送结束阶段 存储器 外部设备 MPU DMAC INT 计数到 (b)DMA响应和传数阶段 MPU DMAC HLDA 存储器 外部设备 DMAACK IOR/IOW MEMW/MEMR I/O同步控制方式 42 DMAC的典型结构 : 系统 AB,DB IOR/IOW MEMR/MEMW BUSRQ BUSAK INT 级 联 线 总线 控制 逻辑 内 总 线 优先权 编码 与 总线 判决器 通道 1 地址寄存器 字节寄存器 控制寄存器 状态寄存器 通道 2 通道 3 数据链接 寄存器 DMARQ1 DACK1 DMARQ2 DACK2 DMARQ3 DACK3 总线 接口 I/O同步控制方式 下节 43 DMAC各组成部分的基本功能： 1)地址寄存器 ——包括源地址和目的地址的寄存器，用于数 据块传送时寻址。 地址寄存器具有自动修改地址的能力。 DMA操作之前： 在 CPU控制下将源地址和目的地址 分别装入 DMAC的源地址和目的地 址寄存器。 进入 DMA操作后： 由这些地址寄存器提供源地址和 目的地址，并在传送数据的同时， 由硬件自动修改地址寄存器的值。 I/O同步控制方式 back 44 2)字节计数器 ——用于控制传送数据块的长度 3)控制 /状态寄存器 ——控制寄存器用于选择 DMA的操作类型、工 作方式、传送方式和有关参数。 ——状态寄存器用于寄存 DMA传送前后的状态。 这种选择通过 CPU在 DMA操作之前向控制寄 存器写入相应的控制字来实现。 I/O同步控制方式 这些状态供 CPU在 DMA操作完成后读取。 back 45 4)总线接口和总线控制逻辑 主要用途： DMA传送之前：接受来自 CPU的控制字和根据外部 /内 部 DMA请求向 CPU转发总线请求 DMA操作期间：进行定时和发出读写控制信号 DMA操作结束后：向 CPU发出中断申请和状态信息 I/O同步控制方式 back 46 5)优先权编码与总线仲裁器 ——用于解决 DMAC内部多通道间的总线访问冲突。 （对单通道芯片，不需要） 同种芯片各个通道中的结构和寄存器数目不完全相同，但一般都有地址寄存器、字节计数器、控制、状态寄存器等几个基本功能逻辑单元。 6)数据链接寄存器 ——用于提供数据块传送的 “链接 ”手段，实现数据自动链接再启动，达到大块数据连续传送的目的。 它一般包括地址寄存器、字节计数器、控制寄存器等单元，外加一个通道寄存器 (当存在多通道时 )。 I/O同步控制方式 back 47 DMAC同步控制方式的优缺点： 优点： I/O响应时间短 数据传送速率高 CPU额外开销小 硬件复杂，成本较高 缺点： I/O同步控制方式 48 I/O处理器式控制 对于有大量 I/O设备的微机系统，前述三种 I/O同步控制方式都难以满足需要，这时常采用专用 I/O处理器控制方式。 1) 特点： 专门设置一个 I/O处理器来完成与 I/O设备有关的操作，负责控制与 I/O设备之间的数据交换和必要的 I/O数据处理 (或预处理 )。 I/O同步控制方式 49 2) 常用结构 查询式 MPU1 中央处理器 MPU2专用 I/O处理器 查询式 查询式 低速 I/O 高速 I/O (b) 专用 I/O处理器控制方式 系统总线 CPU IOP I/O1 I/O2 I/On (a) 主存储器 I/O同步控制方式 有关总线的基本概念 总线和总线操作 总线分组及功能 总线周期与指令周期、 时钟周期的关系 总线时序 51 ◆总线 ——在收、发模块 /设备间传送信息的一组 公用信号线。 总线的特点在于其公用性，即它同时挂接多个模块或设备。 ◆总线操作 ——在主控器（如 CPU、 DMAC等）控制下通过各级总线进行的信息传送（数据读写）操作。 微机系统中的各种操作大都是总线操作。 有关总线的基本概念 总线和总线操作 52 同一时刻，一套总线上只能允许在一个主控模块或设备控制下进行信息传送。 当有多个主控模块 /设备都要求使用总线传输信息时，一方面要分时占用，另一方面则要进行总线仲裁。 总线和总线操作 ◆总线操作周期 ——完成一次总线操作所需的时间。 总线操作是按总线周期一个节拍一个节拍 进行的。 53 总线请求与获准 寻址 传数 结束（撤出总线） 总线操作四阶段 ◆ 总线操作四阶段及控制 为了确保这 4个阶段正确推进，必须施加总线操作控制。 总线握手 总线仲裁 总线和总线操作 54 用于把数据送入或送出 MPU，为双向总线。 用于指定数据送往或来自何处，为 MPU发 出的单向总线。