第8章并行接口芯片

第8章并行接口芯片内容摘要：

信号的下降沿清除 • INTEA和 INTEB是 8255内部 A口和 B口的中断允许触发器。 INTE=1时 ， 允许端口中断请求；INTE=0时 ， 禁止端口中断请求。 A口的中断允许信号 INTEA可由用户通过 PC6的置位 /复位控制 （ PC6=1允许中断 ）。 B口的 INTEB可由对 PC2的置位 /复位控制 COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8255方式 1工作 时序 COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8255工作方式 2 • 方式 2使 A口为外部设备和 CPU之间提供一条 8位的双向数据通道 （ 既能发送 ，又能接收 ）。 工作时可用程序查询方式 ， 也可用中断方式  方式 2的主要功能： ① 方式 2只用于 A口 ② 一个 8位的双向总线端口 A（ 用于数据传送 ） ， 一个 5位的控制端口 C（ 用于 A口的控制和状态 ） ③ 输入和输出是锁存的  当 A口处于方式 2时 ， C口的 PC3～ PC7五位用作双向工作控制及中断控制 ，其控制信号含义与方式 1中相应控制信号意义相同 ， 故不再详细叙述。 值得注意的是 ， 由于 A口的输入锁存器和输出锁存器是互相独立的 ， 因此 ，当 CPU向 A口输出数据时 ， 外部设备也可以同时向 A口输入数据。 反之 ， 当CPU从 A口读取数据时 ， 外部设备也可以同时从 A口读取数据 COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8255方式 2时序 COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 具有 2个 8255的系统 COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8255与 8088连接示意图 系 统 总 线 信 号 I O R I O W A0 A1 D0~ D7 A0 A0 A15 ? ? ? A1 D0~ D7 CS A 口 B 口 C 口 外 设 译 码 WR RD COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8255与 8088系统总线连接方法 A2 A3 A4 I O R I O W A10 A12 A13 A14 A15 A5 A6 A7 A8 A9 A11 I O R I O W A1 A0 R ES ET G G2A G2B C B A Y0 74 L S1 38 RD WR A1 A0 CS 8255 R ES ET A 口 B 口 C 口 D0 D7 ~ D0 D7 ~ PA0 PA7 ~ PC0 PC7 ~ PB0。