时序逻辑电路分析与设计iii内容摘要：
34 8位并行输入 /串行输出寄存器 74HC165 D0~D7 ：异步并行输入 Ds ：串行输入 CE ：芯片使能 , Chip Enable PL ：并行输入使能 ,Parallel Load 16/34 移位寄存器 在时钟信号作用下，可以将数据向左或者向右移位 串行输入 /右移 /串行输出 输入 输出 串行输入 /左移 /串行输出 输出 输入 循环右移 循环左移 输入 输出 串行输入 /并行输出 输入 输出 并行输入 /串行输出 输入 输出 并行输入 /并行输出 17/34 四位并行输入 /并行输出移位寄存器(74HC195) PE: Parallel Enable MR: Master Reset 与或逻辑 18/34 与或逻辑 加法 /减法计数器 由 输入来控制计数器向上 /向下计数，即加法 /减法计数。 19/34 四位并行输入 /并行输出移位寄存器(74HC195) PE: Parallel Enable MR: Master Reset 与或逻辑 20/34 四位并行输入 /并行输出移位寄存器 (74HC195) PE: Parallel Enable MR: Master Reset 当 PE=0时，并行输入功能使能 1 1 1 1 0 21/34 四位并行输入 /并行输出移位寄存器 (74HC195) PE: Parallel Enable MR: Master Reset 当 PE=1时，串行输入 /移位使能 D=JQ’+K’Q 1 0 1 22/34 四位并行输入 /并行输出移位寄存器 (74HC195) PE: Parallel Enable MR: Master Reset 当 PE=1时，串行输入 /移位使能 1 0 1 1 1 23/34 移位寄存器 在时钟信号作用下，可以将数据向左或者向右移位 串行输入 /右移 /串行输出 输入 输出 串。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。