三八译码器的结构、原理与设计毕业论文

三八译码器的结构、原理与设计毕业论文内容摘要：

........................................................... 21 三输入与非门版图 ........................................................................................... 22 四输入与非门版图 ........................................................................................... 23 三八译码器 版图 .............................................................................................. 23 第 5 章 结论与展望 ................................................................................ 25 参考文献 ................................................................................................. 26 致 谢 ..................................................................................................... 27 1 序 言 近年来，数字电子技术的应用一直向着广度和深度扩展，数字化的浪潮几乎席卷了电子技术应用的一切领域。 在数字集成电路方面更是迅猛发展，从中小规模电路到现在的超大规模电路，甚至特大规模电路，最突出的表现是特征尺寸不断减小，集成度不断提高。 在数字系统中，能将二进制代码翻译成所表示信息的电路称为译码器。 译码器是一个多输入、多输出的组合逻辑电路。 它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。 不同的功能可选用不同种类的译码器。 而常用的译码器有二进制译码器，二 — 十进 制译码器和显示译码器。 译码器可分为通用译码器和显示译码器两大类。 前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如 2线－ 4 线、 3 线－ 8线和 4线－ 16 线译码器。 若有 n个输入变量，则有 2n个不同的组合状态，就有 2n 个输出端供其使用。 而每一个输出所代表的函数对应于 n个输入变量的最小项。 本文通过对三八译码器的工作原理、逻辑功能的分析，了解到译码器的基本知识，然后对构成三八译码器的反相器、三输入与非门和四输入与非门进行了逐个设计，利用 Candence 软件绘制了它们 的电路图，从而深化对三八译码器的认识理解和对Candence 软件的使用。 将以上三种门电路组合成三八译码器并画出它的 Candence 电路图并进行仿真。 最后利用 Candence 软件对三八译码器及其门电路进行版图设计，完成此次毕业设计。 2 第 1 章 译码器的基本知识 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。 因此，译码是编码的反操作。 常用的译码器电路有二进制译码器、二 — 十进制译码器和显示译码器三类。 下面将介绍各类译码器的功能和特点。 二进制译码器 二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。 定义 二进制译码器 :能将 n个输入变量变换成 2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。 特点 n 个输入端、 2n个输出端和一个 (或多个 )使能输入端。 ，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平 (与有效电平相反 )。 (称为高电平译码 )，也可以是低电平 (称为低电平译 码 )。 典型芯片 常见的 MSI 二进制译码器有 24线 (2 输入 4输出 )译码器、 38线 (3 输入 8输出 )译码器和 416线 (4 输入 16 输出 )译码器等。 图 (a)、 (b)所示分别是 T4138 型 38线译码器的管脚排列图和逻辑符号。 3 (a) (b) 图 T4138 译码器的管脚排列图和逻辑符 其中： A A A0为 输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7为 输出端； S1,S2,S3为 使能端，作用是禁止或选通译码器 表 T4138 译码器真值表 输入 输出 S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 1 0 0 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 由真值表可知，当 s1=1,s2+s3=0 时，无论 A A1和 A0取何值，输出 Y0 、 „ 、 Y7中有且仅有一个为 0(低电平有效 )，其余都是 1。 二 十进制译码器 二 十进制译码器的功能 :将 4位 BCD码的 10组代码翻译成 10个十进制数字符号对应的输出信号。 4 例如，常用芯片 T331 是一个将 8421 码转换成十进制数字的译码器，其输入 A3～A0为 8421 码，输出 Y0～ Y9分别代表十进制数字 0～ 9。 该译码器的输出为低电平有效。 其次，对于 8421 码中不允许出现的 6 个非法码 (1010～ 1111)，译码器输出端 Y0～ Y9均无低电平信号产生，即译码器对这 6 个非法码拒绝翻译。 这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。 在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。 数字显示译码器是驱动显示器件 (如荧光数码管、液晶数码管等 )的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 常用的数码管由七段或八段构成字形 ，与其相对应的有七段数字显示译码器和八段数字显示译码器。 例如，中规模集成电路 74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为 0时，对应字段点亮；输出为 1时对应字段熄灭。 该译码器能够驱动七段显示器显示 0～ 15 共 16 个数字的字形。 输入 A A A1和 A0接收 4 位二进制码，输出 Qa、 Qb、 Qc、 Qd、 Qe、 Qf和 Qg分别驱动七段显示器的 a、b、 c、 d、 e、 f 和 g 段。 （ 74LS47 逻辑图和真值表可参见教材中有关部分。 ） 七段译码显示原理图如图 (a)所示，图 (b)给出了七段显 示笔画与 0～ 15共 16 个数字的对应关系。 图 七段译码显示原理及笔画与数字关系 5 第 2 章 38 译码器的电路原理 工作原理 38译码器工作原理如下：当一个选通端（ G1）为高电平，另两个选通端 (G2A)和(G2B)）为低电平时，可将地址端（ A、 B、 C）的二进制编码在一个对应的输出端以低电平译 出。 图 38 译码器内部电路 表 38 译码器的功能表 输 入 输 出 S1 2S + 3S A2 A1 A0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 6 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 无论从逻辑图还是功能表我们都可以看到 38 译码器的八个输出管脚，任何时刻要么全为高电平 1,芯片处于不工作状态。 要么只有一个为低电平 0，其余 7个输出管脚全为高电平 1。 如果出现两个输出管脚在同一个时间为 0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（ S＝ 1）时 ,在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 38 译码器有三个附加的控制端、和。 当、时，输出为高电平（ S＝ 1），译码器处于工作状态。 否则，译码器被禁止，所有的输出端被封锁在高电平，如表 1所示。 这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。 电路中如果把作为“数据”输入端（在同 一个时间），而将作为“地址”输入。