arm嵌入式系统课程设计报告高速数据采集系统的设计

arm嵌入式系统课程设计报告高速数据采集系统的设计内容摘要：

，采用 5V 单电源供电，并提供 8 位或 16 位并行口和一个串行口。 AD7663 具有分辨率高、采样速率高、功耗小等优点，在高速高精度的数据采集系统中得到了广泛的应用。 A D 8 0 2 1A D R 4 2 1A D 7 6 6 3 D [ 0 1 5 ] / C N V S T B U S Y / C S / R D R E S E TS 3 C 4 4 B 0 X D A T A [ 0 1 5 ]n C A S 0G P G 3n G C S 3n O En R E S E T I N O U T+ 5 V V o u tI NV i n 图 36 模数转换接口电路 AD7663 负责实现模数转换的功能，它支持串行和并行方式输出，在本设计中 AD7663 与 S3C44B0X 以 16 位并行总线的方式连接。 S3C44B0X将总线设备分为 8 个 BANK 进行访问， AD7663 挂在 BANK3 上，因此将BANK3 的使能信号 nGCS3 接到 AD7663 的片选引脚 /CS 上，复位信号nRESET 接到 AD7663 的 RESET，总线读信号 nOE 接 AD7663 的 /RD。 此外， S3C44B0X 通过两个 I/O（ nCAS0 连至 /CNVST， GPG3 连至 BUSY）来控制 AD7663 的 A/D 转换过程。 12 存储模块设计 存储模块电路设计 传统的数据采集系统由于数据传输速率比较低，数据量比较小，一般可以完成实时分析和处理，所以存储问题并不突出，但高速高精度数据采集系统的数据传输速率很高并且数量很大，采集速度到达一定的限度就无法进行实时分析和处理，这是需要选择适当的存储方式就行存储。 高速高精度数据采集系统的存储要解决两方面的问题，一是存储器的低存储速度与 A/D 转换器数据端口的高输出速率的匹配问题。 二是存储器的容量 要大，其原因是高速数据采集会在很短时间内产生巨大的数据流，存储系统的容量应满足设计要求。 解决 A/D 转换器与存储器之间的速度匹配问题有两个：一是对高速 A/D 的数据进行锁存，二是对数据进行高速存储。 本设计采用的是对高速的数据进行锁存。 选择的芯片是 SST39VF160 Flash Rom。 SST39VF160 是 2MB 的 Flash 芯片，芯片供电电压为 ~，符合JEDEC 标准输出引脚，可擦写 100000 个周期，数据保存能力达 100 年。 擦除时间分别为：扇区擦除时间与块擦除时间都是 18ms，片擦除时间70ms。 利用翻转或数据采集来确定编程是否完成。 芯片内部结构与电路图如 38 图所示。 控 制 逻 辑地 址 缓 冲 器 与 锁 存 器X 解 码 器I / O 缓 冲 和 数 据 锁 存Y 型 解 码 器F l a s h 存 储 体D Q 1 5 D Q 0内 存 地 址C E O E W E R E S E T 13 图 38 SST39VF1630 芯片内部结构图 通过利用微处理器对 SST39VF160 进行写命令字节的形式来进行数据的读写操作。 保持 CE信号低的同时拉低 WE信号写入命令字节，在 WE或 CE信号的下降沿（有出现最晚的来确定）锁存地址总线，而数据总线在 WE或 CE（有出现最早的来确定）信号上升沿被锁存。 本设计是以 SST39VF160 为设计芯片，详细 的介绍在 S3C44B0X 上进行 Flash ROM 接口设计。 Flash ROM 接口设计首先应该确定硬件电路连接，然后设置好 S3C44B0X 存储器，再按照命令字读、擦除、写操作 Flash。 本节编写了 SectorErase()扇区， BlockErase ()块和 ChipErase()芯片擦除函数，以及一个测试主函数来验证读写擦除操作是否正确。 Flash 存储器在系统中通常用于存放程序代码，系统上电或复位后从此获取指令并开始执行。 因此，应将存有程序代码的 F lash 存储器配置到ROM/SRAM 的 Bank0 位置，即将 S3C44B0X 的 nGCS0 的引脚接至SST39VF160 的 n CE 引脚； SST39VF160 的 nOE 引脚接 S3C44B0X 的 nOE引脚； nWE 引脚接 S3C44B0X 的 nWE；由于 SST39VF160 的数据宽度是16 位。 所以将 S3C44B0X 的引脚 OM1 接地， OM0 通过一上拉电阻接 +，使其工作在 16 位模式；将 SST39VF160 的地址总线 A19~A0 与 S3C44B0X的地址总线 ADDR1~ADDR20 相连，地址线偏移了一位，这是因为S3C44B0X 是按字节编址的，而 SST39VF160 的数据是以每一个 16 位作为一个数据单元； 16 位数据总线 DQ15~DQ0 与 S3C44B0X 的低 16 位数据总线 DATA31~DATA16 相连。 Flash 的地址空间为 0x00000000~0x000FFFFF。 与 S3C44B0X 芯片连接电路如图 39。 14 A 1 51A 1 42A 1 33A 1 24A 1 15A 1 06A97A88A 1 99NC10W E 11R S T 12NC13W P 14NC15A 1 816A 1 717A718A619A520A421D Q 1 545D Q 744D Q 1 443D Q 642D Q 1 341D Q 1 136D Q 335D Q 1 034D Q 233D Q 932D Q 131D Q 830D Q 029O E 28V s s27C E 26A025D Q 540D Q 1 239D Q 438V D D37A322A223A124Vss46NC47A1648S S T 3 9 V F 1 6 0U4S S T 3 9 V F 1 6 0 1n R E S E Tn W En O En G C S 0V D DD A T A 1 6D A T A 1 7D A T A 1 8D A T A 1 9D A T A 2 0D A T A 2 1D A T A 2 2D A T A 2 3D A T A 2 4D A T A 2 5D A T A 2 6D A T A 2 7D A T A 2 8D A T A 2 9D A T A 3 0D A T A 3 1A D D R 1ADDR2ADDR3ADDR4A D D R 5A D D R 6A D D R 7A D D R 8A D D R 9A D D R 1 0A D D R 1 1A D D R 1 2A D D R 1 3A D D R 1 4A D D R 1 5A D D R 1 6ADDR17A D D R 1 8A D D R 1 9A D D R 2 0 图 39 Flash ROM 连接电路图 其引脚功能描述为： SCLK：系统时钟； nSCS：片选； SCKE：时钟使能； A0～ A11： 行 /列地址复用线 ； BA0～ BA1： BANK 选通地址 ； SRAS： 行地址使能。 硬件和存储器设置 由于 ARM 是 32 位 处理器，以字节为单位编制，数据处理可以以 32位进行，存储方式有大小端之分。 在这里，将 ARM 芯片上的 EDIAN 端接地，选取小段存储方式。 SST39VF160 是 16 位数据宽度的，因此还必须设置 ARM 数据总线宽度，即设置 OM[1:0]为 01，将 Bank0 数据总线宽度设置成 16 位。 15 BANKCON0 寄存器设置中包含了 Tacs、 Tcos、 Tacc、 Toch、 Tcah、 Tpac和 PMC7 个参数。 对它们的设置分别为（此程序段在 BootLoader 的配置程序中）。 Bank 0 Parameters B0_Tacs EQU 0x。