便携快速心率计的设计

便携快速心率计的设计内容摘要：

dR VO Dis 32 VCC 32 VCC 32 VCC 31 VCC 31 VCC L H H H L H 不变 L 导通 截止 不变 导通 图 4 555 定时器功能表 555 定时器产生的多谐振荡器电路 如图 5 所示。 图 5 555 定时器产生的多谐振荡器电路 由于设计要求的 范围在 40~200 之间，所以要用到 3 位 10 进制计数 ，电路选用三片 74LS160 级联构成 1000 进制计数，完全满足任务要求。 74LS160 是 8421BCD 码同步加法计数器芯片， 芯片引脚功能如表 1 所示， 设计的计数器电路如 图 6 所示 ： 输出端 4 图 6 计数器电路图 表 1 74LS160 各引脚定义 A~D 预置数输入端 QA~QD 计数输出端 ENP、 ENT 计数使能端 ~LOAD 同步置数，低电平有效 ~CLR 同步清零，低电平有效 CLK 计数输入端 RCO 进位输出端 电路采用异步进位，由低位依次 向高位进位；由于每一块计数芯片为 10 进制，所以三片级联构成 1000 进制计数，完全满足设计要求。 (1)1 脚是复位 CLR,低电平有效 ,当 1 脚是低电平时 ,输出脚 2(Q0)、 5(Q1)、 6(Q2)、9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)全部输出 0,即全部复位。 (2)当 1脚为高电平时 ,11(CLK)脚是锁存控制端 ,并且是上升沿触发锁存 ,当 11脚有一个上升沿 ,立即锁存输入脚 1 1 1 18 的电平状态 ,并且立即呈现在在输出脚 2(Q0)、 5(Q1)、 6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)上 . 模拟信号输入端 5 图 7 锁存显示电路 设定的心率范围是 40~200， 当超过这个范围后，报警电路就会报警，该电路是采用了六片数值比较器 74LS85， 74LS85 管脚图如图 8 所示。 此部分 前三个芯片 为小于40 的报警系统， 后三个 为大于 200 的报警系统。 数码管显示由锁存器锁存的数值，该数值与比较器中的 40 比较，如果小于 40，则报警， 即红灯点亮； 如果大于 200 也会报警 即红灯点亮。 电路图如图 9 所示。 表 2 74LS85 引出端符 号 A0。