集成电路设计导论期末论文—4路数据选择器电路设计、仿真与版图设计

集成电路设计导论期末论文—4路数据选择器电路设计、仿真与版图设计内容摘要：

单的一种。 CMOS 电路的优点 : （ 1）微功耗。 CMOS 电路静态电流很小，约为纳安 数量级。 （ 2）抗干扰能力很强。 输入噪声容限可达到 VDD/2。 （ 3）电源电压范围宽，多数 CMOS 电路可在 3～ 18V 的电压范围内正常工作。 （ 4）输入阻抗高。 （ 5）负载能力强。 CMOS 电路可以带 50 个同类门以上。 （ 6）逻辑摆幅大（低电平 0V，高电平 VDD ）。 第一章、电路分析 CMOS 反相器 反相器逻辑符号和电路图如图 . 图 CMOS 反相器工作原理图 电路图工作原理 当 Ui=UIH = VDD,VTN 导通 ,VTP 截止 ,Uo =Uol≈ 0V 当 Ui= UIL=0V 时 ,VTN 截止 ,VTP 导通 ,UO = UOH≈ VDD CMOS 与非门 与非门逻辑符号 和 电路图如 图 . 图 CMOS 与非门 工作原理图 电路工作原理 下拉管由串联的两个 NMOS 组成，上拉管则由两个并联的 PMOS 组成。 两个输入信号 A 和 B分别加在两对互补的 NMOS 管和 PMOS 管的栅极上，输出由他们的漏极引出。 当两个输入端 A 和 B 都为高电平时，两只 NMOS 下拉管都导通， 而两只PMOS 上拉管都截止，电源 Vdd 到地之间没有电流通路形成，输出被导通的NMOS 下拉管拉到低电平 0，即输出为低电平 A、 B有低电平输入，其相应的 PMOS 上拉管导通，但 NMOS 下拉管截止，电源 Vdd 到地之间没有电流通路形成，输出被导通的 PMOS 上拉管拉到高电平 Vdd。 由此可知，该电路实现与非逻辑功能。 2 选 1 数据选择器 2 选 1 数据选择器功能表如表 表 2 选 1 数据选择器功能表 得到 2 选 1 数据选择器逻辑表达式为 SBASSBAS Y 由逻辑表达式得到图 所示的 2 选 1 数据选择器逻辑电路 图 2 选 1 数据选择器逻辑电路 4 位数据选择器 图 四位数据选择器逻辑电路结构 第二章、数据选择器 的电路仿真 CMOS 反相器 与 CMOS 与非门 电路图设计 同样，首先必须先正确安装 LTspice IV 软件。 打开 LTspice IV 软件，按照CMOS 管的电路连接原理，在 LTspice IV 软件下，电路原理图，并设置相 应的输入、输出节点且把需要的电源部分连接在相应的位置，电路原理图 和图 所示： 图 CMOS 反相器电路图 图 CMOS 与非门 电路图 在 LTspice IV 软件中，点击 File 选中 New Symbol 在出现的画面中，按照反相器 与与非门 的符号，画出相应的 逻辑 符号，点击保存， 与其相对应的电路图文件保存为相同的文件名。 逻辑符号如图 和图 所示 ： 图 反相器的逻 辑符号 图 与非门 的逻辑符号 2 选 1 数据选择器电路图 使用刚才设计的反相器与与非门按照图 所示的逻辑关系连接得到 2 选 1数据选择器电路图，如图 所示。 图 2 选 1 数据选择器电路图 同上画出 2 选。