基于单片机的数字调频收音机的毕业设计论文

基于单片机的数字调频收音机的毕业设计论文内容摘要：

信使得读写顺序：地址 —— 数据字节 1—— 数据字节 2—— 数据字节 3— — 数据字节4—— 数据字节 5，下面是芯片寄存器的说明。 （ 1） 芯片寄存器地址格式如下表格 2 芯片寄存器地址 IC 地址 模式 1 1 0 0 0 0 R/非 W R/W=0 为读模式； R/W=1 为写模式 （ 2） 在写模式下的 5 个数据字节的格式和各位的说明。 表格 3 数据字节 1字说明 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） MUTE SM PLL13 PLL12 PLL11 PLL10 PLL9 PLL8 表格 4 数据字节 1 位描述 位号 符号 描述 7 MUTE 值为 0，左右声道正常工作；值为 1，左右声道被静音； 6 SM SM值为 1，搜索模式； SM值为 0，不再搜索模式。 5 到 0 PLL[13:8] 设定用于搜索和预设的可编程频率合成器。 表格 5 数据字节 2 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） PLL7 PLL6 PLL5 PLL4 PLL3 PLL2 PLL1 PLL0 表格 6 数据字节 2 位描述 位号 符号 描述 7到 0 PLL[7:0] 设定用于搜索和预设的可编程频率合成器。 表格 7 数据字节 3 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） SUD SSL1 SSL0 HLSI MS ML MR SWP1 皖西学院 2020 届本科毕业设计（论文） 11 表格 8 数据字节 3 位描述 位号 符号 描述 7 SUD SUD的值为 1，增加频率搜索； SUD的值为 0，减小 频率搜索。 6 和 5 SLL[1： 0] 搜索停止标准：见下表。 4 HLSI 高 /低充电电流切换： HLSI=1，高充电电流； HLSI=0，低充电电流。 3 MS 立体声 /单声道： MS=1，单声道； MS=0，立体声。 2 ML 左声道静音： ML=1，左声道静音并置立体声， ML=0，左声道正常。 1 MR 右声道静音： MR=1，右声道静音并置立体声， MR=0，右声道正常。 0 SWP1 软件可编程端口 1： SWP1=1， 端口 1 高电平 ； SWP1=0， 端口 1 低电平。 注： 搜索停止标准设定 表格 9 搜索停止标准 SSL1 SSL2 搜索停止标 准 0 0 在搜索模式下禁止 0 1 低： ADC 值 输出大小为 5 1 0 中： ADC 值 输出大小为 7 1 1 高： ADC 值 输出大小为 10 表格 10 数据字节 4 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） SWP2 STBY BL XTAL SMUTE HCC SNC SI 表格 11 数据字节 4 位描述 位号 符号 描述 7 SWP2 软件可编程端口 2： SWP2值为 1，端口 2 高电平； SWP2值为 0，端口 2 低电平。 6 STBY 等待： STBY值为 1，处于待机模式， STBY值为 0，退出待机模式。 5 BL 波段制式： BL值为 1，日本调频制式； BL值为 0，美国 /欧洲调频制式。 4 XTAL 假如 XTAL值为 1，那么 fxta值一定为 ； 假如 XTAL值为 0，那么 fxtal值一定为 13MHz。 3 SMUTE 软件静音： SMUTE值为 1，软静音模式打开； SMUTE值为 0，软静音模式关闭。 2 HCC 白电平切割： HCC值为 1，高电平切割打开， HCC值为 0，高电平切割关闭。 1 SNC 立体声噪声去除：如果 SNC值为 1，立体声消噪除打开， 如果 SNC指 0，立体声消噪除关闭。 0 SI 搜索标志位： SI值为 1， SWPORT1 输出准备好信号； SI值为 0， SWPORT1 作为软件可编程端口 1 用。 基于单片机的数字调频收音机的设计 12 表格 12 数据字节 5 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） PLLREF DTC 表格 13 数据字节 5 位描述 位号 符号 描述 7 PLLREF 如果 PLLREF值为 1， 的锁相环参考频率启用； 如果 PLLREF值为 0， 的锁相环参考频率关闭。 6 DTC 如果 DTC值为 1，去加重时间常数为 75us； 如果 DTC值为 0，去加重时间常数为 50us。 5 到 0 未用，状态需要考虑。 （ 3） 在写模式下 5个数据字节的说明。 表格 14 数据字节 1 字节样式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） RF BLF PLL13 PLL12 PLL11 PLL10 PLL9 PLL8 表格 15 数据字节 1 位描述 位号 符号 描述 7 RF 准备好标志 ： RF值为 1， 表示有 一个频道被搜到 ； RF值为 0， 没有频道被搜所到。 6 BLF 波段制式： BLF值为 1，一个制式已经符合； BLF 值为 0，没有制式已经符合 5 到 0 PLL[13： 8] 用于搜索和预设后的可编程频率合成器设定结果。 表格 16 数据字节 2 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） PLL7 PLL6 PLL5 PLL4 PLL3 PLL2 PLL1 PLL0 表格 17 数据字节 2 位描述 位号 符号 描述 7 到 0 PLL[7： 0] 设定用于搜索和预设后的可编程频率合成器设定结果。 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） STEREO IF6 IF5 IF4 IF3 IF2 IF1 IF0 表格 18 数据字节 3 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） STEREO IF6 IF5 IF4 IF3 IF2 IF1 IF0 皖西学院 2020 届本科毕业设计（论文） 13 表格 19 数据字节 3 位描述 位号 符号 描述 7 STEREO 立体声标志位： STEREO值为 1，立体声接收； STEREO值为 0，单声道接 收。 6 到 0 IF[6： 0] 中频计数器结 果 表格 20 数据字节 4 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） LEV3 LEV2 LEV1 LEV0 CI3 CI2 CI1 0 表格 21 数据字节 4 位描述 位号 符号 描述 7 到 4 LEV[3： 0] ADC 的输出 3 到 1 CI[3： 1] 芯片的验证号 0 该位内部置 0。 表格 22 数据字节 5 字节格式 位 7（高位） 位 6 位 5 位 4 位 3 位 2 位 1 位 0（低位） 0 0 0 0 0 0 0 0 表（ 22）数据字节 5 位描述 位号 符号 描述 7 到 0 预留为扩展用，由内部置 0。 FM 模块介绍设计中的 FM部分采用的是按照 datasheet 推荐的应用设计电路图生产的模块。 设计中的 FM模块是由金秋实生产的收音机模块（ 有完整的 B20C 封装），外部仅有 10 个外接引脚，这样带来的好处就是我们只用关注芯片的外部引脚而不用去研究芯片的内部结构，开发和应用都极其简单方便。 下图是模块的引脚封装。 图 8 TEA5767 模块引脚图 基于单片机的数字调频收音机设计 14 表 24TEA5767 引脚定义表 引脚号 符号 简介 1 ANT 天线接口 2 MPX FM 解调器 MPX 信号输出（置空） 3 R 右声道输出 4 L 左声道输出 5 GND 地 6 VCC 电源正极 7 WR 读 /写模式（仅三线控制有效） 8 MODE 总线模式选择（ 1 为三线模式； 0 为 I2C 模式） 9 CLK 总线时钟线输入 10 DATA 总线数据线输入 /输出 4 I2C 总线简介 设计中 I2C（ Inter IC Bus）总线是 PHLIPS 公司生产的串行总线，在通信控制领域广泛的被应用，也是同步通信的特殊形式。 优点在于接口线少、易于控制、器件封装小和能满足多主机系统需求的总线裁决和高低速器件同步。 通信线路包含数据线 SDA 和时钟线 SCL 两种双向信号线。 I2C的总线系统的硬件结构图 单 片 机I I C器 件 1I I C器 件 2I I C器 件 P 1 . 7P 1 . 6R R+ 5 V 图 9 I2C 总线系统的硬件结构图 皖西学院 2020 届本科毕业设计（论文） 15 I2C 总 线接正电源是由上拉电阻完成的，总线空闲时，数据线和时钟线都是高电平。 总线上连接的任一元器件输出为低电平，总线的信号都会变低，这样各个器件的数据线和时钟线都呈现与的关系。 每个连接在 I2C总线上的器件都仅有一个的地址。 主机和其它器件间的数据进行传送时是主机把数据发送到其他器件上，主机就是发射器。 接收器是连接在总线上接收到数据的器件，当存在多主机时，有可能多个主机同时启动总线来传输数据。 这样容易造成混乱， I2C 总线会通过总线仲裁决定由具体一台主机控制总线。 I2C 总线的数据的节必需是 8 位长度。 在数据传输过程中， 先传输最高位（ MSB），每个传输的字节后面设有一个应答位（那么一帧有 9 位）。 图 10 描述的是 I2C总线字节传输和应答时序 图 10 I2C 总线字节传输和应答时序 特殊原因使得从机不能对主机寻址信号进行应答时（例如从机进行实时性处理工作的时候不能接收总线上的寻址数据），必须将数据线置于高电平，同时主机产生终止信号。