8位模型机设计－指令系统及通用寄存器设计

8位模型机设计－指令系统及通用寄存器设计内容摘要：

（ 2） 指令所涉及的 微操作控制信号 clk 时钟输入 rst 复位输入 RWR 寄存器 (R0..R3)写允许 （ 3） 系统实现 LIBRARY IEEE。 USE。 USE。 ENTITY CPU2020 IS GENERIC( ALL_ZERO:STD_LOGIC_VECTOR(7 DOWNTO 0) := 00000000。 INT_ENTER: STD_LOGIC_VECTOR(7 DOWNTO 0) := 11100000。 INT_CODE : STD_LOGIC_VECTOR(7 DOWNTO 0) := 10111000。 DataWidth: integer :=8；――八位机 ALL_ZERO : STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000000000000。 十六位机 INT_ENTER: STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000011100000。 INT_CODE : STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000010111000。 DataWidth: integer := 16 )。 PORT ( ―― CPU 引脚描述 clk : IN STD_LOGIC。 主时钟输入 rst : IN STD_LOGIC。 复位输入 keyin : IN STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 键输入 portout : OUT STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 端口输出 mem_d : INOUT STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 存贮器数据线 mem_a : OUT STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 存贮器地址线 mem_ah : OUT STD_LOGIC_VECTOR(15 DOWNTO 8)。 八位机时，高 8 位地址为 0 mem_rd : OUT STD_LOGIC。 存贮器读信号 mem_wr : OUT STD_LOGIC。 存贮器写信号 mem_bh : OUT STD_LOGIC。 存贮器高 8 位选择信号 mem_bl : OUT STD_LOGIC。 存贮器低 8位选择信号 mem_cs : OUT STD_LOGIC。 存贮器片选信号 i_req : IN STD_LOGIC 中断请求信号 )。 END CPU2020。 ARCHITECTURE behavior OF CPU2020 IS 寄存器定义 SIGNAL A : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL W : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R0 : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R1 : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R2 : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R3 : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL L : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL D : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL R3 : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL ST : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL IA : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL PC : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL MAR : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 SIGNAL IR : STD_LOGIC_VECTOR(DataWidth1 DOWNTO 0)。 标志定义 SIGNAL R_CY: STD_LOGIC。 进位标志寄存器 SIGNAL R_Z : STD_LOGIC。 零标志寄存器 SIGNAL R_O : STD_LOGIC。 溢出标志寄存器 SIGNAL R_S: STD_LOGIC。 符号标志寄存器 SIGNAL R_P : STD_LOGIC。 奇偶标志寄存器 SIGNAL R_A : STD_LOGIC。 辅助进位标志寄存器 SIGNAL R_I : STD_LOGIC。 中断标志寄存器 SIGNAL R_D : STD_LOGIC。 方向标志寄存器 中断定义 SIGNAL R_REQ: STD_LOGIC。 中断请求寄存器 SIGNAL R_ACK: STD_LOGIC。 中断响应信号 SIGNAL ICEN: STD_LOGIC。 取中断指令信号 SIGNAL EINT: STD_LOGIC。 中断结束信号 SIGNAL IREN: STD_LOGIC。 IR 寄存器写允许 26 位微控制信号 SIGNAL S0 : STD_LOGIC。 SIGNAL S1 : STD_LOGIC。 SIGNAL S2 : STD_LOGIC。 运算器功能选择 SIGNAL AEN : STD_LOGIC。 A 写允许 SIGNAL FSTC : STD_LOGIC。 进位置 1， CY=1 SIGNAL FCLC : STD_LOGIC。 进位置 0， CY=0 SIGNAL RRD : STD_LOGIC。 读寄存器组 R0R3，寄存器 R?的选择由指令的最低两位决定 SIGNAL RWR : STD_LOGIC。 写寄 存器组 R0R3，寄存器 R?的选择由指令的最低两位决定 SIGNAL CN : STD。