[通信电子设计精品]基于单片机控制的智能窗帘设计

[通信电子设计精品]基于单片机控制的智能窗帘设计内容摘要：

9C52RC 具有以下几个特点： STC89C52RC 与 MCS51系列的单片机在指令系统和引脚上完全兼容； 片内有 4k 字节在线可重复编程快擦写程序存储器； 全静态工作 ,工作范围 :0Hz～ 24MHz； 三级程序存储器加密； 128 8位内部 RAM； 遥控器 STC89C52 单片机 步进电机 红外接收模块 8 32 位双向输入输出线； 两个十六位定时器 /计数器 五个中断源 ,两级中断优先级； 一个全双工的异步串行口； 间歇和掉电两种工作方式 超强抗干扰 : 高抗静电 (ESD 保护 ) ,轻松过 2KV/4KV 快速脉冲 干扰 ； 宽电压 ,不怕电源抖动 ； 宽温度范围 ,40℃ ~85℃ ； 禁止 ALE 输出。 ； 超低功耗 : 1 、掉电模式 :典型功耗 μ A ； 2 、空闲模式 :典型功耗 2mA ； 3 、正常工作模式 :典型功耗 4mA7mA ； 4 、掉电模式可由外部中断唤醒 ,适用于电池供电系统 ,如水表、气表、便携设备等 .； STC89C52RC 引脚功能 1电源 : ① VCC 芯片电源，接 +5V； ② VSS 接地端； : XTAL XTAL2 晶体振荡 电路反相输入端和输出端。 : 控制线共有 4根： ALE/PROG:地址锁存允许 /片内 EPROM 编程脉冲 ① ALE 功能：用来锁存 P0 口送出的低 8位地址 ② PROG 功能：片内有 EPROM 的芯片，在 EPROM 编程期间，此引脚输入编程脉冲。 PSEN:外 ROM 读选通信号。 RST/VPD:复位 /备用电源。 ① RST（ Reset）功能：复位信号输入端。 ② VPD 功能：在 Vcc 掉电情况下，接备用电源。 EA/Vpp:内外 ROM 选择 /片内 EPROM 编程电源。 ① EA功能：内外 ROM 选择端。 ② Vpp 功能：片内有 EPROM 的芯片，在 EPROM 编程期间，施加编程电源 Vpp。 ： P0、 P P P3 共四个八位口。 9  P0 口是三态双向口，通称数据总线口，因为只有该口能直接用于对外部存储器的读 /写操作。 P0口也用以输出外部存储器的低 8位地图1 址。 由于是分时输出 ,故应在外部加锁存器将此地址数据锁存，地址锁存 ,信号用 ALE。  P1 口是专门供用户使用的 I/O 口 ,是准双向口。  P2 口是从系统扩展时作高 8 位地址线用。 不扩展外部存储器时 ,P2口也可以作为用户 I/O 口线使用 ,P2 口也是准双向口。  P3 口是双功能口 ,该口的每一位均可独立地定义为第一 I/O 功能或第二 I/O 功能。 作为第一功能使用时操作同 P1口。 P3口的第二功能如表 所示。 表 1 P3 口第二功能 端口引脚 各个功能 RXD（串行口输入端） TXD（串行口输出端） INT0_________(外部中断 0 请求输入端，低电平有效 ) INT1________(外部中断 1 请求输入端，低电平有效 ) T0（定时器 /计数器 0 计数脉冲输入端） T1（定时器 /计数器 1 计数脉冲输入端） WR_______(外部数据存储器写选通信号输入端 ,低电平有效 ) RD______（外部数据存储器读选通信号输入端，低电平有效） 时钟电路和复位电路 1）时钟产生电路 片内电路与片外器件就构成一个时钟产生电路， CPU 的所有操 作均在时钟脉冲同步下进行。 片内振荡器的振荡频率非常接近晶振频率，一般多在 ～24MHz之间选取。 C C2 是反馈电容，其值在 20pF～ 100pF之间选取，典型值为30pF。 本电路选用的电容为 30pF，晶振频率为 12MHz。 振荡周期＝ s121 ； 机器周期 sSm 1 10 指令周期＝ s4~1。 XTAL1 和 XTAL2：片内振荡电路输入线，这两个端子用来外接石英晶体和微调电容。 在石英晶体的两个管 脚加交变电场时，它将会产生一定频率的机械变形，而这种机械振动又会产生交变电场，上述物理现象称为压电效应。 一般情况下，无论是机械振动的振幅，还是交变电场的振幅都非常小。 但是，当交变电场的频率为某一特定值时，振幅骤然增大，产生共振，称之为压电振荡。 这一特定频率就是石英晶体的固有频率，也称谐振频率。 即用来连接 8051 片内 OSC 的定时反馈回路，如图 所示。 石英晶振起振后要能在 XTAL2 线上输出一个 3V 左右的正弦波，以便使 MCS51 片内的 OSC 电路按石英晶振相同频率自激振荡。 通常，OSC 的输出时钟频率 fosc 为 ，典型值为 12MHz 或者。 电容 C1 和 C2可以帮助起振，典型值为 30pF，调节它们可以达到微调 fosc 的目的。 如图 33. 图 33 时钟电路 2）单片机复位电路 图 34为单片机复位电路。 单片机在开机时都需要复位，以便中央处理 CPU以及其他功能部件都处于一个 确定的初始状态，并从这个状态开始工作。 单片机的复位后是靠外部电路实现的，在时钟电路工作后，只要在单片机的 RST 引脚上出现 24 个时钟振荡脉冲（ 2 个机器周期）以上的高电平，单片机便可实现初始化状态复位。 MCS51单片机的 RST 引脚是复位信号的输入端。 例如：若 MCS51单片机时钟频率为 12MHz，则复位脉冲宽度至少应该为 2μ s。 图 34 复位电路 DS1302 DSl302 是美国 Dallas 公司生产的一种串行实时时钟 /日历芯片，以串行方式与单片机进行数据传送，它能够向单片机提供：秒、分、时、日、月、年、及星期等实时时间信息，并能够对闰年天数自动调整，日历有效至 2100 年。 DSl302由双电源中较大者供电，使系统在没有主电源的情况 下也能保持时钟的连续运 11 行。 片内具有 31 个字节静态 RAM，可用来保存重要数据。 DSl302 具有引脚少、体积小、价格低等优点，得到了广泛应用。 但由于其时序要求比较严格，应用程序不易编写，给开发者带来不便。 为此，本文对其进行详细分析和阐述并在分析其时序的基础上给出了 DSl302 与单片机连接的接口电路和通讯子程序。 DS1302 的引脚排列及其内部结构 DS1302 的引脚排列如图 35所示，其引脚描述如表 所示。 图 35 DS1302 的引 脚排 表 2 DS1302 引脚描述 引脚号 符 号 描 述 引脚号 符 号 描 述 1 Vcc2 备用电源引脚 5 复位引脚 2 X1 晶振引脚 6 I/O 数据输入 /输出引脚 3 X2 晶振引脚 7 SCLK 串行时钟输入引脚 4 GND 电源地引脚 8 Vcc1 主电源引脚 DS1302 串行实时时钟芯片主要由移位寄存器、控制逻辑、振荡器、实时时钟及 31 个字节 RAM 组成 ,其内部结构如图 所示。 数据传送前，必须把置为高电平且把提供地址和命令信息的 8 位字节装入到移位寄存器。 在进行单字节传送或多 字节传送时，开始的 8 位命令字节用于指定 40 个字节 (31 个字节 RAM 和 9个字节时钟寄存器 )中哪个将被访问。 表 3 DS1302 寄存器 寄存器名 命令字 取值范围 各位内容 写 读 7 6 5 4 3 2 1 0 秒寄存器 80H 81H 0059 CH 10SEC SEC 分钟寄存器 82H 83H 0059 0 10MIN MIN 小时寄存器 84H 85H 0112 或 0023 12/24 0 A/M HR HR 日期 寄存器 86H 87H 0128,29,30,31 0 0 10DATE DATE 月份寄存器 88H 89H 0112 0 0 0 10M MONTH 周日寄存器 8AH 8BH 0112 0 0 0 0 0 DAY 年份寄存器 8CH 8DH 0099 10 YEAR YEAR 12 DS1302 数据传输方式 对 DS1302 进行任何数据传送时 , 第一个数据字节必须是命令字节 , 格式如图36 所示 , 其最高有效位 MSB (位 7) 必须为逻辑 1。 如果它是零 , 禁止写 DS1302。 位 6 为逻辑 0 时指定传送时钟 /日历数据。 逻辑 1指定传送 RAM 数据。 位 1 至 5 指定进行输入或输出的特定寄存器的地址。 最低有效位 LSB (位 0)为逻辑 0 时指定时进行写操作 (输入 )。 逻辑 1 指定进行读操作 (输出 )。 命令字节总是从最低有效LSB (位 0) 开始输入 [12]。 图 36 地址 /命令字节 时钟 芯片 DS1302是采用 I2C总线来传输数据的。 I2C(Inter－ Integrated Circuit)总线是一种由 PHILIPS 公司开发的两线式串行总线，用于连接微控制器及其外围设备。 I2C总线产生于在 80 年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。 I2C 总线最主要的优点是其简单性和有效性。 由于接口直接在组件之上，因此 I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。 总线的长度可高达 25 英尺，并且能够以 10Kbps 的最大传输速率支持 40个组件。 I2C总线的另一个优点是，它支持多主控 (multimastering)， 其中任何能够进行发送和接收的设备都可以成为主总线。 一个主控能够控制信号的传输和时钟频率。 当然，在任何时间 点上只能有一个主控。 储存器件 AT24C02 1 概述 AT24C02是一个 2K位串行 CMOS E2PROM， 内部含有 256个 8位字节， CATALYST公司的先进 CMOS 技术实质上减少了器件的功耗。 AT24C02 有一个 16 字节页写缓冲器。 该器件通过 IC总线接口进行操作，有一个专门的写保护功能。 图 37 AT24C02 管脚配置 13 2 功能描述 AT24C02 支持 IC，总线数据传送协议 IC，总线协议规定任何将数据传送到总线的器件作为发送器。 任何从总线接收数据的器件为接收器。 数据传送是 由产生串行时钟和所有起始停止信号的主器件控制的。 主器件和从器件都可以作为发送器或接收器，但由主器件控制传送数据（发送或接收）的模式，通过器件地址输入端 A0、 A1 和 A2 可以实现将最多 8个 AT24C02 器件连接到总线上。 表 4 管脚描述 管脚名称 功能 A0、 A A2 器件地址选择 SDA 串行数据 /地址 SCL 串行时钟 WP 写保护 VDD +— 6 V 工作电压 Vss 地 SCL 串行时钟 ： AT24C02 串行时钟输入管脚用于产生器件所有数据发送或接收的时钟，这是一个输入管脚。 SDA 串行数据 /地址 ： AT24C02 双向串行数据 /地址管脚用于器件所有数据的发送或接收， SDA 是一个开漏输出管脚，可与其它开漏输出或集电极开路输出进行线或（ wireOR）。 A0、 A A2 器件地址输入端 ： 这些输入脚用于多个器件级联时设置器件地址，当这些脚悬空时默认值为0。 当使用 AT24C02 时最大可级联 8个器件。 如果只有一个 AT24C02 被总线寻址，这三个地址输入脚（ A0、 A A2 ）可悬空或连接到 Vss，如果只有一个 AT24C02 被总线寻址这三个地址输入脚（ A0、 A A2 ）必须连 接到 Vss。 WP 写保护 ： 如果 WP 管脚连接到 Vcc，所有的内容都被写保护只能读。 当 WP 管脚连接到Vss 或悬空允许器件进行正常的读 /写操作。 总线的基本结构： 采用 I2C 总线标准的单片机或 IC 器件，其内部不仅有 I2C 接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。 CPU 不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。 在数据传送过程中，必须确认数据传送的开始 和结束。 在 I2C 总线技术规范中，开始和结束信号（也称启动和停止信号）的定义如图 2 所示。 当时钟线 SCL 为高电平时，数据线。