本课内容上

本课内容上内容摘要：

TDO 输出 测试数据输出线，把从边界扫描链采样的数据传播至 串行测试电路中的下一个芯片。 nTRST 输入 测试复位输入信号，测试接口初始化。 注： JTAG可以对同一块电路板上多块芯片进行测试。 TRST、 TCK和 TMS信号 并行至各个芯片，而一块芯片的 TDO接至下一芯片的 TDI 2020年 11月 17日星期二 6时 41分 21秒 EmbeddedICE模块 • ARM处理器核嵌入了 EmbeddedICE模块，该模块包含了 2个观察点（ Watch point）寄存器和控制与状态寄存器。 • 当观察点寄存器的值与地址、数据和控制信号匹配时，观察点寄存器能中止ARM处理器运行 • 当指令在 ROM或 RAM中执行时，可以把观察点寄存器配置为断点寄存器，从而能暂停处理器运行 5线 JTAG 被调试的系统可以是最终系统 ! 也可以使用第三方开发调试工具。 Data Address Control BREAKPT CPU ARM Debugger and MultiICE server (可以运行在不同的主机上 ) TAP EmbeddedICE LogicRT 2020年 11月 17日星期二 6时 41分 21秒 ARM处理器内核 ARM架构的处理器内核有ARM7TDMI、 ARM ARM9TDMI、ARM10TDMI及 StrongARM(SA1)等 ARM7TDMI的体系结构图 JT A G T APc o n t r o l l e rE m b e d d e dp r o c e s s o rc o r eT C K T M S T R S T T D I T D OD [ 3 1 : 0 ]A [ 3 1 : 0 ]o p c , r / w ,m r e q , t r a n s ,m a s [ 1 : 0 ]o t h e rs i g n a l ss c a n c h a i n 0s c a n c h a i n 2s c a n c h a i n 1e x t e r n 0e x t e r n 1I C Ebu ss p l i t t e rD i n [ 3 1 : 0 ]D o u t [ 3 1 : 0 ]ARM7TDMI核接口信号图 MCLK nWAIT A[31:0] D[31:0] nMREQ, SEQ nRW LOCK nIRQ nFIQ ISYNC ABE DBE DBGRQ BREAKPT DBGACK nTRANS ABORT nCPI, nOPC CPB, CPA Clocks and Clock Control Interrupts Debug Interface Memory Management Memory Interface Coprocessor Interface Data and Address Bus Control Memory Access Control nM[4:0] MAS[1:0] BL[3:0] APE, ALE TBE ECLK TBIT EXTERN[1:0] BUSEN nENIN DBGEN BIGEND ARM7TDMI JTAG Interface nENOUT 2020年 11月 17日星期二 6时 41分 21秒 ARM7TDMI处理器内核的主要性能。