第二章、mcs-51单片机硬件结构

第二章、mcs-51单片机硬件结构内容摘要：

读 ROM新的地址； P0. 0 P1. 0 P2. 0 P3. 0 4个 8位并行 I/O口： P0， P1， P2， P3； 均可作为双向 I/O端口使用。 (1)特点： P0： 访问片外扩展存储器时， 复用为低 8位地址线和数据线 ※ 用作输入时，均须先写入 “ 1” ； 用作输出时， P0口应外接上拉电阻。 P2： 高 8位地址线。 P1： 双向 I/O端口 P3： 第二功能 1 2 3 4 5 6 7 8 9 10111213141516171819 20 40 39 38 37 36 35 34 33 32 3130292827262524242221 8031 8051 8751 89C51 并行输入 /输出电路结构 ※ P0口的 负载能力 为 8个 LSTTL门电路； P1～ P3口的负载能力为 4个 LSTTL门电路。 单片机的引脚（ P0口） —: 双向 I/O （内置场效应管上拉） 寻址外部程序存储器时分时作为双向 8位数据口和输出低 8位地址复用口；不接外部程序存储器时可作为 8位准双向 I/O口使用。 （ P23) 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 地址 /数据 控制 引脚 3 4 Vcc V1 V2 2 1 D Q CK /Q 读引脚 =1 读锁存器 写锁存器 内部总线 地址 /数据 控制 引脚 3 4 0 0 1 0 0 截止 截止 =0 Vcc P0用作通用 I/O时，控制 =0 ： （ 1）此脚作输入口（事先必须对它写“ 1”） V2 V1 2 1 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 地址 /数据 控制 引脚 3 4 0 0 1 0 0 截止 截止 =0 Vcc P0用作通用 I/O时，控制 =0 ： （ 2）此脚作输出口时， 当 P0口用作输出口时，因 输出级处于开漏状态，必须外接上拉电阻。 当“写锁存器”信号加在锁存器的时钟端 CLK上，此时 D触发器将“内部总线”上的信号反相后输出到 Q端，若 D端信号为 0， Q=1， v2导通， P0． x引脚输出“ 0”；若 D端信号为 1， Q=0， v2截止，虽然 V1截止，因 P0． x引脚已外接上拉电阻， P0． x引脚输出“ 1”。 V2 V1 2 1 D Q CK /Q 读引脚 =0 读锁存器 写锁存器 内部总线 地址 /数据 控制 =1 引脚 3 4 1 0 1 1 =0 导通 截止 =0 Vcc P0口用作地址 /数据复用口，控制 =1 （ 1）作地址 /数据输出：输出地址 /数据 =0 时 V1 V2 2 1 D Q CK /Q 读引脚 =0 读锁存器 写锁存器 内部总线 地址 /数据 控制 =1 引脚 3 4 1 1 0 0 =1 截止 导通 =1 Vcc P0口用作地址 /数据复用口，控制 =1 （ 2）作地址 /数据输出：输出地址 /数据 =1 时 V1 V2 2 1 D Q CK /Q 读引脚 =1 读锁存器 写锁存器 内部总线 地址 /数据 控制 =0 引脚 3 4 Vcc P0口用作地址 /数据复用口 （ 3）作 /数据输入： 与 P0用作通用 I/O时输入时情况相同， CPU使V V2均截止，从 引脚上输入的外部数据经缓冲器 U2进入内部数据总线。 V1 V2 注意读端口与读锁存器的区别， P1,P2,P3结构上的区别（电阻） 1 1 1 1 1 1 1 1 00000000ALE WR RD P1. 0 P1. 1 P1. 2 P1. 3 P1. 4 P1. 5 P1. 6 P1. 7 指令 1： MOV P1,00H 指令 2： MOV P1,0FFH 指令 3： MOV P1,0AAH 输出举例 指令 4： CLR 指令 5： SETB +5V 下一页 1)时钟振荡电路 8051单片机的基本组成时钟电路与复位电路 80C51单片机内有一高增益反相放大器，按图 28a连接即可构成自激振荡电路，振荡频率取决于石英晶体的振荡频率 . 参见 P26图 29 时钟周期和机器周期 ⑴ 时钟周期（振荡周期） 80C51振荡器产生的时钟脉冲频率的倒数，是最基本最小的定时信号。 ⑵ 状态周期 它是将时钟脉冲二分频后的脉冲信号。 状态周期是时钟周期的两倍。 状态周期 又称 S周期。 在 S周期内有两个时钟周期，即分为两拍，分别称为 P1和 P2 P1 P2 S1 P2 振荡周期 状态周期 机器周期 机器周期 指令周期 XTAL2 (OSC) S2 S3 S4 S5 S6 S1 S2 S4 S5 S3 S6 P1 P1 P1 P1 P1。