pci总线也称为外部设备互连,为peripheralcomponent内容摘要：
– 正向译码：每个设备都监视地址总线上的访问地址是否落在它的地址范围内 – 负向译码：未被其他设备在正向译码中接受的所有译码要等总线上其他所有设备都拒绝之后才能确定，总线上只能有一个设备采用此种方式。 如标准扩展总线 1） I/O地址空间 采用全部译码 在 I/O访问中， AD[l:0]一方面用来产生 DEVSEL＃信号，另一方面说明传输的有效字节 1 1 1 0 1 1 1 1 0 X 0 1 1 0 X X 1 0 0 X X X 0 0 C/BE0 C/BE1 C/BE2 C/BE3 AD0 AD1 2）内存地址空间 AD[31:02]译码得到双字边界对齐的起始地址 ，每个数据周期过后地址加 4， 直到传输过程结束 AD[l:0]＝ 00时，突发传输顺序为地址递增方式 AD[l:0]＝ 01时，为 Cache行切换方式 AD[l:0]＝ 1X时，保留 3）配置地址空间 IDSEL信号有效且 AD[1:0]＝ 00， 则该设备被选为访问的从设备 AD[l:0]＝ 01， 且译码符合某桥电路的编号 ，则说明配置访问是针对该桥电路后面的设备 AD[7:2]用于选择每个设备配置空间的双字寄存器 (共 64个 ) AD[10:8]用于选择某个功能设备 AD[31:11]无意义 字节对齐 字节使能信号说明哪些字节有效。 PCI总线上不能进行字节的交换 ， 但 64位总线的主设备可交换双字 数据来源于可缓冲的存储器时 ， 无论使能是否有效 ， 须传送所有字节 不支持高速缓存但支持预取的从设备 ， 也可回送全部字节而不受字节使能信号的控制 字节使能可相邻或不相邻地组合 从设备必须通过发送 TRDY＃。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。