eda技术课程设计-交通灯控制器的设计

eda技术课程设计-交通灯控制器的设计内容摘要：

作为满足用户需求的专用集成电路使用了。 可编程逻辑器件，不仅速度快、集成度高，并且能随心所欲地完成用户定义的逻辑功能，还可以加密和重新编程，其编程次数最大可达 1 万次以上。 使用可编程逻辑器件可以大大简化硬件系统、降低成本、提高系统的可靠性、灵活性和保密性。 PLD 的出现，打破了由中小规模通用型集成电路和大规模专用集成电路垄断的局面，在通信、数据处 第 6 页 西华大学课程设计说明书 理、网络、仪器、工业控制、军事和航空航天等众多领域得到广泛应用，可以预见，不久的将来， PLD 将在集成电路市场占统治地位。 硬件描述语言介绍 常用的硬件描述语言有 VHDL、 Verilog、 ABEL。 VHDL：作为 IEEE 的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。 Verilog：支持的 EDA 工具较多，适用于 RTL 级和门电路级的描述，其综合过程较VHDL 稍简单，但其在高级描述方面不如 VHDL。 ABEL：一种支持各种不同输入方式的 HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。 软件开发工具 Quartus II 简介 Altera 的 Quartus II 设计软件提供了完整的多平台设计环境，它可以轻易满足各种特定设计的需要，也是单芯片可编程系统 (SOPC) 设计的综合性环境和 SOPC 开发的基本设计工具，并为 Altera DSP 开发包进行系统模型设计提供了集成综合环境。 Quartus II设计工具完全支持 VHDL、 Verilog 的设计流程，其内部嵌有 VHDL、 Verilog 逻辑综合器。 Quartus II 包括模块化的编译器。 编译器包括的功能模块有分析 /综合器（ Analysis＆ Synthesis） 、适配器（ Fitter）、装配器 (Assembler)、时序分析器 (Timing Analyzer)、设计辅助模块 (Design Assistant)等。 可以通过选择 Start Compilation （ Processing 菜单）来运行所有的编译器模块。 若要单独运行各个模块，可以通过选择 Start（ Processing 菜单），然后从 Start 子菜单中为模块选择相应的指令。 此外，还可以通过选择 Compiler Tool （ Tools 菜单）并在 Compiler Tool 窗口中运行该模块来启动 编译器模块。 在 Compiler Tool 窗口中，可以打开该模块的设置文件或报告文件，还可以打开其它相关窗口。 Quartus II 支持层次化的设计，可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块进行调试，从而解决原理图与 HDL 混合输入设计的问题。 在设计输入之后， Quartus II的编译器将给出设计输入的错误报告。 可以使用 Quartus II带有的 RTL Viewer 观察综合后的 RTL 图。 Quartus II 自动设计的各主要处理环节和设计流程，包括设计输入编辑、设计分析与综合、适配、编 译文件汇编（装配）、时序参数提取以及编程下载几个步骤。 第 7 页 西华大学课程设计说明书 4 单元模块设计 本章主 要介绍系统各单元模块的具体功能，主要包括：时钟发生电路；计数秒数选择电路；倒计时控制电路；红绿灯信号控制电路。 系统大体的工作程序是：首先由时钟发生电路产生稳定的时钟信号，为下面三个子电路提供同步工作信号。 接收到时钟信号的红绿灯信号控制电路开始工作，并将产生的重新计数的输出使能控制信号发送给计数秒数选择电路和倒计时控制电路，同时还会将目前电路产生的状态信号发送给前者。 接收到重新计数的信号后计数秒数选择电路就会负责产生计数器所需要的计数 值，并将这一数值发送给倒计时控制电路，由它利用发光二极管显示倒计时的状态。 当计数器计时完毕，倒计时控制器就会负责产生一个脉冲信号发送给红绿灯信号控制电路进入下一个状态，之后循环这一过程。 时钟脉冲发生电路 在红绿灯交通信号系统中，大多数的情况是通过自动控制的方式指挥交通的。 因此，为了避免意外事件的发生，电路必须给出一个稳定的时钟（ clock）才能让系统正常的工作。 因此， hld1 时钟发生电路最主要的功能就是产生一些稳定的输出信号，并将其用做后面几个电路的使能控制与同步信号。 图 41 时钟发生电路 图 图 41 时钟发生电路 图中： reset：系统内部自复位信号。 系统输出信号： ena_scan：将外部的时钟信号进行分频处理； ena_1hz：产生每秒一个的脉冲信号； flash_1hz：产生每秒一个脉冲的时钟信号。 经仿真后得到的时序图如图 42 和 43 所示。 第 8 页 西华大学课程设计说明书 图 42 将 clk 经分频处理后得到的 ena_scan 信号 图 43 时钟发生电路时序图 从图 42 中可以看出，当外部信号发生器提供了 1kHZ 的时钟信号后，系统输出信号 ena_scan 就将时钟信号进行了 4 分频。 从图 43又可以看出，当加入 1kHZ 的时 钟信号后， ena_1hz 产生了周期为一秒的脉冲信号， 给予图 48 红绿灯信号控制电路。 flash_1hz 产生了周期为一秒的脉冲时钟信号 ，图 48红绿灯信号控制电路。 在这段程序的设计过程中最大的特点就是引用了参数化的概念，即使用了常数(constant)。 常数的定义和设置主要是为了使程序更容易阅读和修改，只要改变了常量的数值，使用到该常数的地方都会随着更新而使用新的常数值。 这就使设计的灵活性增强了。 例如程序中用到的： constant scan_bit:positive:=2。 signal clk_scan_ff: std_logic_vector (scan_bit1 downto 0)。 第一句就是将 scan_bit 设为常数‘ 2’，这个数值是可以根据设计的需要任意设定的。 第二句是定义一个信号，它的位数就是 (scan_bit1),因为之前 scan_bit设定的值为 2，所以信号的位数就是 2 位。 如果想增减信号的位数，只需要改动常数的赋值就可以了。 计 时 /倒计数 电路 计数秒数选择电路 当通过交通路口时，如果能在一个方向增添一个倒计时显示器对车辆、行人加以提示，可能会有更好的效果。 因此 ,hld2 计数秒数选择电路 (见图 44)最主要的功能就是负责输出显示器需要的数值（即倒数的秒数值），作为倒计时显示器电路的计数秒数。 第 9 页 西华大学课程设计说明书 图 44 计数秒数选择电路 系统输入信号： clk：由外部信号发生器提供 1kHZ 的时钟信号； reset：系统内部自复位信号； ena_scan：接收由时钟发生电路提供的 250Hz 的时钟脉冲信号； recount：接收由交通灯信号控制电路产生的重新计数的使能控制信号；sign_state：接收由交通灯信号控制电路产生的状态信号。 系统输出信号： load：负责产生计数器所需要的计数数值。 经仿真后的时序图 (见图 45)： 图 45 计数秒数选择电路时序图 由计数描述选择电路的时序图 (见图 7)可以看出这段程序中定义了在正常车流量情况下，东西及南北方向红灯、黄灯和绿灯需要维持的秒数分别是 15s、 5s 和 25s。 当外部信号发生器提供了 1kHZ 的时钟信号，并且重新计数信号 (recount)为“ 1”时 ,load 信号就会按照预先设置的数值逐 1 递减 ,直至减到零为止 ,当下一个重新计数信号 (recount)再次为“ 1”时，会重复此过程。 在这段程序的设计中用到了 conv_std_logic_vector(value,n)语句，它的用法就是将已经定义的数值 (value)转换成 n 位 (bit)的表示方法。 例如程序中： when 000=load=conv_std_logic_vector(greenew_time,8)。 就是将十进制的 25转换成十 第 10 页 西华大学课程设计说明书 六进制的 19，这就使设计减少了很多不必要的麻烦。 倒计时控制电路 通过日常生活中的观察，我发现在一些交通路口已经开始使用倒计时显示器，它们的作用就是用来提示车辆行人目前还有多长时间信号灯会发生变化，这样车辆行人就可以提前判断是否有足够的时间通过路口，进而就可以避免很多意外事故的发 生。 例如：南北方向绿灯，车辆处于正常行驶中，东西方向红灯，车辆处于等待中，若南北方向行驶的车辆看到倒计时显示器上可以通行的时间很短，可能就会放慢速度等待下一次通行，这样在东西方向绿灯时，车辆就能够正常行驶，不会为等待南北方向强行的车辆而耽误更多的时间。 如此循环下去，道路就会畅通无阻了。 考虑到有些路口的交通拥堵现象较为严重，车辆会在道路上排成很长的一队，这样排在较远距离的司机就很难看清楚倒计时显示器上变化的数字。