第四章组合逻辑电路的分析与设计

第四章组合逻辑电路的分析与设计内容摘要：

某种状态，是将输入的某个二进制编码与电路输出的某种状态相对应。 ☆ 二进制译码器 ☆ 二 十进制译码器 ☆ 显示译码器 分类： 43 （ 1）二进制译码器 将 n个输入的组合码译成 2n种电路状态。 也叫 n2n译码器。 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 44 45 0Y 1Y 2Y 3YE0A1A24 译码器 1A 0A2A38 译码器 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y1E AE2 BE2常用二进制译码器举例 24 译码器 74LS139的内部线路 46 amp。 amp。 amp。 amp。 1Y0Y2Y3YA1 A0 E输入 使能端 输出 1 1 1 1 1 74LS139 24译码器的功能表 A 1 A 0 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 E0Y 1Y 2Y 3Y注意：译码器功能表要牢记 47 E1E101A 11A 01Y 11Y 21Y 31Y01A 11A 01Y 11Y 21Y 31YE202A 12A 02Y12Y 22Y 32YccUGND32Y22Y12Y02Y12A02AE274LS139管脚图 一片 139种含两个 24译码器 48 例：利用译码器分时将采样数据送入计算机。 0Y1Y2Y3Y0A1AS24线译码器 A B C D 三态门 三态门 三态门 三态门 AE BE CE DE总线 49 工作原理 ：（以 A0A1=00为例） 00 0 数据 0Y1Y2Y3Y0A1AS24线译码器 A B C D 三态门 三态门 三态门 三态门 AE BE CE DE总线 脱离总线 50 （ 2）二 十进制译码器（ BCD译码器） 51 将输入的一位 BCD码（四位二进制数）译成 10种不同的电路状态。 1A 0A2ABCD 译码器 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7YE8Y 9Y3ABCD 码 （ 3）显示译码器 二 十进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 52 a b c d e f g 53 显示器件 ： 常用的是 七段数码显示管 a b c d e f g +5V 共阳 共阴 显示器件 ： 七段数码显示管 显示 a b c d e f g 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1 a b c d f g e  54 显示译码器 ： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 55 7 功能表（简表） 输 入 输 出 显 示 DA BI ag 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相关的芯片手册。 56 74LS49与七段显示器件的连接 ： b f a c d e g b f a c d e g BI D C B A +5V +5V 74LS49是集电极开路，必须接上拉电阻 74LS49 57 二、 数据选择器（ MUX） 从一组数据中选择一路信号进行传输的电路，称为 数据选择器。 A0 A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择器类似一个多掷开关。 选择哪一路信号由相应的一组控制信号控制。 58 59 Y0A1A 4选 1 MUX 常用数据选择器举例 E D0 D1 D2 D3 YE1A2A8选 1 MUX D0 D1 D2 D3 0A D4 D5 D6 D7 集成电路 74LS153 输入 输出 A1 A0 Y 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 E使能端 60 4选 1 MUX的性质（真值表） 4选 1 MUX的性质（函数式） TmiiiDDDDAADDDDAAAAAAAADmAADAADAADAADY)()()()()()()。