soc原理与设计基础内容摘要：
主部件和从部件之间进行连接的端口和通信的时序 嵌入式系统工程系 片上总线 CoreConnect总线 IBM公司设计的一种 SoC总线协议 ， 能够使处理器 、 内存控制器和外设在基于标准产品平台设计中的集成和复用更加灵活 ， 从而提高系统性能。 嵌入式系统工程系 片上总线 CoreConnect总线 处理器局部总线 PLB (Proeessor Local Bus)： 高速的CPU核 、 高速存储器控制器 、 仲裁器 、 高速的 DMA控制器等高性能 、 宽带宽的设备都连接在 PLB上。 片内外设总线 OPB (OnChip Peripheral Bus)： 低性能的设备都连接在 OPB总线上。 器件控制寄存器总线 DCR (Device Control Register)：配置 PLB和 OPB主／从设备中的状态寄存器和控制寄存器。 嵌入式系统工程系 片上总线 Wishbone总线 Silicore公司提出 ， 现在已被移交给 OpenCores组织维护 结构十分简单 ， 它仅仅定义了一条高速总线 用户可以按需要自定义 Wishbone标准 ， 如字节对齐方式 、 标志位 等 嵌入式系统工程系 片上总线 Wishbone总线互连方式 点到点 （ pointtopoint） ： 用于两 IP核直接互连； 数据流 （ data flow） ： 用于多个串行 IP核之间的数据并发传输； 共享总线 （ shared bus） ： 多个。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。