founder

founder内容摘要：

0 0 1 1 不变0 1 0 0 置 00 1 1 0 置 01 0 0 1 置 11 0 1 1 置 11 1 0 不定1 1 1 不定1真值表 2020/11/23 数字电子技术 17 真值表 S R QnQn+1说明0 0 0 0 不变0 0 1 1 不变0 1 0 0 置 00 1 1 0 置 01 0 0 1 置 11 0 1 1 置 11 1 0 不定1 1 1 不定12020/11/23 数字电子技术 18 S R QnQn+1说明0 0 0 0 不变0 0 1 1 不变0 1 0 0 置 00 1 1 0 置 01 0 0 1 置 11 0 1 1 置 11 1 0 不定1 1 1 不定1真值表 2020/11/23 数字电子技术 19 S R QnQn+1说明0 0 0 0 不变0 0 1 1 不变0 1 0 0 置 00 1 1 0 置 01 0 0 1 置 11 0 1 1 置 11 1 0 不定1 1 1 不定1真值表 2020/11/23 数字电子技术 20 S R QnQn+1说明0 0 0 0 不变0 0 1 1 不变0 1 0 0 置 00 1 1 0 置 01 0 0 1 置 11 0 1 1 置 11 1 0 不定1 1 1 不定1真值表 注：状态图中无不定项 2020/11/23 数字电子技术 21 2．集成触发器 TTL集成 主从ＲＳ触发器 74LS71的逻辑符号和引脚分布图： 2020/11/23 数字电子技术 22 说明：  集成触发器的功能和ＲＳ触发器一致。  正常工作时 ， 预置端和清零端必须都加高电平 ， 且要输入时钟脉冲。 RD为清零（置 0）端， SD为预置（置 1）端，低电平有效。 预置和清零与ＣＰ无关， 称为 直接预置 和 直接清零。 1R=R1•R2•R3， 1S=S1•S2•S3， 使用中的多余输入端要接至高电平。  3个 S端和 3个 R端，分别为与逻辑关系： 2020/11/23 数字电子技术 23 JK触发器 主从ＪＫ触发器是在主从ＲＳ触发器的基础上稍加改动而产生。 １．功能分析 图中： QJS KQR 2020/11/23 数字电子技术 24 nnnnnnnnn1nQKQJ)KQJQKJQRSQ。