arm处理器内核

arm处理器内核内容摘要：

 完整的内存管理单元（ mmu）， 支持虚拟地址和存储器保护  写缓冲 ARM720T 同 ARM710T， 但支持 WinCE ARM740T 8K 统一的 cache 内存管理单元 写缓冲 ARM7TDMI 内核 地址 地址 数据读 AMBA 接口 写 缓冲 MMU 数据写 数据 ARM7xxT 控制 逻辑 Cache AMBA 总线 接口 JTAG 和非 AMBA 信号 CP15 18 TM 18 52v07 ARM普通处理器内核 ARM7TDMIS  ARM7TDMIS 是 ARM7TDMI 的完全可综合版本  指令集和周期与 ARM7TDMI 固化版本兼容  完全可综合的 RTL  使用了纲要设计构件的组件  ALU  寄存器组  单 时钟 设计（上升沿）单一总线接口 19 TM 19 52v07 ARM普通处理器内核 SecurCore SC100  第一个适合安全应用的 32位 RISC 处理器  可用于 smart 卡和其他有安全性要求的嵌入式领域  基于 ARM7内核的专为安全解决方案设计  完全可综合的，全静态设计  提供安全的存储器保护单元  Thumb指令支持，提高代码密度和系统性能  特殊的、独一无二的防伪造设计  小尺寸 (1mm2 典型的  工艺 )  低功耗 ( ) 20 TM 20 52v07 ARM普通处理器内核 小测验 1) 一条简单的算术操作 ( 如： ADD )要占用几个周期 ? 2) ARM7TDMI指令流水线有几个阶段 ? 3) ARM7TDMI 是否使用 ALU 计算地址 ? 4) ARM在存储器里，可寻址几种类型的数据 ? 5) 试举一非顺序周期的例子 ? 6) 数据总线的哪一半可被内核用作 Thumb 指令 ? 21 TM 21 52v07 ARM普通处理器内核 议程 ARM7TDMI 处理器内核系列  ARM9TDMI 处理器内核系列 ARM10E处理器内核系列 其他处理器 22 TM 22 52v07 ARM普通处理器内核 ARM9TDMI  Harvard架构  增加了可用的存储器宽度  指令存储器接口  数据存储器接口  可以实现对指令和数据存储器的同时访问  5 级流水线  实现了以下改进：  改进 CPI 到 ~  提高了最大时钟频率 23 TM 23 52v07 ARM普通处理器内核 ARM9TDMI流水线的变化 Instruction Fetch Shift + ALU Memory Access Reg Write Reg Read Reg Decode FETCH DECODE EXECUTE MEMORY WRITE ARM9TDMI ARM or Thumb Inst Decode Reg Select Reg Read Shift ALU Reg Write ThumbARM depress ARM decode Instruction Fetch FETCH DECODE EXECUTE ARM7TDMI 24 TM 24 52v07 ARM普通处理器内核 ARM9TDMI数据通道 (1) 寄存器 Bank ALU C B A DINFWD 结果 DA DD 数据递增 向量 指令递增 IA 字节旋转 /符号扩展. MU 逻辑 双向 缓冲器 字节 /半字 复制 MU逻辑单元包含有：多路复用器 ,乘法器和桶形移位器 数据总线 地址总线 字节 /半字 指令地址总线 25 TM 25 52v07 ARM普通处理器内核 ARM9TDMI 数据通道 (2) 寄存器 Bank PSR 乘法器 移位器 ALU B A Imm DINFWD BDATA ADATA 锁存 锁存 MU 逻辑 (至 IA 生成逻辑 ) 结果 26 TM 26 52v07 ARM普通处理器内核 周期 操作 ADD R1, R1, R2 SUB R3, R4, R1 ORR R8, R3, R4 AND R6, R3, R1 EOR R3, R1, R2 1 2 3 4 5 6 7 8 LDR R4, [R7] 9 F D E F D E W F D E W F D E W F D W E F D E W F – 取指（ Fetch） D – 解码（ Decode） E – 执行（ Execute） I – 互锁（ Interlock） M – 存储器（ Memory ） W –写回（ Writeback） I LDR互锁  本例中，用了 7个时钟周期执行 6条指令， CPI =。  LDR指令之后立即跟一条数据操作指令，由于使用了相同的寄存器，将会导致互锁。 W I M 27 TM 27 52v07 ARM普通处理器内核 周期 操作 ADD R1, R1, R2 SUB R。