基于51单片机的四路抢答器设计

基于51单片机的四路抢答器设计内容摘要：

系统硬件电路的设计 为使硬件电路设计尽可能合理，应注意以下几方面： （ 1） 尽可能采用功能强的芯片，以简化电路，功能强的芯片可以代替若干普通芯片，随着生产工艺的提高，新型芯片的的价格不断下降，并不一定比若干普通芯片价格的总和高。 （ 2）留有设计余地。 在设计硬件电路时，要考虑到将来修改扩展的方便。 因为很少有一锤定音的电路设计，如果现在不留余地，将来可能要为一点小小的修改或扩展而被迫进行全面返工。 （ 3） 程序空间，选用片内程序空间足够大的单片机， 本设计采用 STC89C51单片机。 （ 4） I/O 端口：在样机研制出来后进行现场试用时，往往会发现一些被忽视的问题，而这些问题不是靠单纯的软件措施来解决的。 如有些新的信号需要采集，就必须增加输入检测端；有些物理量需要控制，就必须增加输出端。 如果在硬件电路设计就预留出一些 I/O 端口，虽然当时空着没用，那么用的时候就派上用场了。 系统总电路如图 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 1C12 2 0 nC22 2 0 nC32 2 0 nA7B1C2D6LT3BI4LE/STB5QA13QB12QC11QD10QE9QF15QG14U24 5 1 1X1CR Y S T A LQ1M P S 6 5 3 1R11 0 kR21 0 kR31 0 kR41 0 kR61 0 kR71 0 kR81 0 kVCCB U Z 1B UZ Z E R 图 31 系统电路图 7 最小系统的设计 单片机的最小系统是指单片机能正常工作所必需的基本电路 ,主要由单片机、复位电路、晶振电路构成，如果采用的是 不带内部 ROM 的单片机，还需要有外部 ROM 扩展电路。 电源的设计 常用的三端电子稳压元件有输出正点压的 78xx 系列和输出负电压的 79xx系列。 顾名思义，三端稳压元件有三个管脚：一个输入端，一个接地端和一个输出端。 用 78/79 系列三端稳压元件来组成稳压电路所需的外围元器件很少，电路内部还有过流、过热及调整管的保护电路，使用起来方便可靠，而且价格便宜。 该系列集成稳压 IC 型号中的 78/79 后面的两个数字表示输出电压的大小，如7805 表示输出正 5V 电压， 7909 表示输出负 9V 电压。 本设计采用 7805 三端 稳压电路。 在实际应用中应当在三端稳压集成电路上安装散热器，以免温度过高影响稳压电路的稳压效果。 当制作中需要一个能输出 以上电流的稳压电源，通常采用几块三端稳压电路并联起来，使其最大输出电流为 N 个 ，但应用时需注意：并联使用的集成稳压电路应采用同一厂家、同一批号的产品，以保证参数的一致。 7805 电参数如图 32。 时钟频率电路的设计 时钟电路是计算机的心脏，它控制着计算机的工作节奏。 MCS51 单片机允许的时钟频率是因型号而异的。 晶振的选择 6MHz 的晶振，其机器周期是 2us。 12MHz 的晶振，其机器周期是 1us, 也就是说在执行同一条指令时用 6MHz 的晶振所用的时间是 12MHz 晶振的两倍。 为了提高整个系统的性能我选择了 12MHz 的晶振。 振荡方式的选择：内部振荡方式， MCS51 内部都有一个反相放大器 XTALXTAL2 分别为反相放大器输入和输出端，外接定时反馈元件以后就组成振荡器，产生时钟送至单片机内部的各个部件。 这样就构成了内部振荡方式外部振荡方式是把已有的时钟信号引入单片机内。 这种方式适合用来使单片机的时钟与外部信号一致。 本设计中没有也无需与外部时钟信号一致，所以我选择 了内部振荡方式，由于单片机内部有一个高增益反相放大器，当外接晶振后，就构成了自激振荡器并产生振荡时钟脉冲。 晶振我选择了 12MHz，相对于 6MHz 的晶振，整个系统 8 参数 符号 测试条件 最小值 典型值 最大值 单位 输出电压 Vo T j =2 5 ℃ 4 . 8 V A 1 o P o 15W V i =7 .5v ～ 20v 4 . 7 5 5 . 0 5 . 2 5 V 线性调整率 △ Vo T j =2 5 ℃ , V i =7 .5V ～ 25V 4 . 0 100 m V T j =2 5 ℃ , V i =8 V ～ 12V 50 mV 负载调整率 △ Vo T j =2 5 ℃ , l o= 5 mA ～ 9 100 mV T j =2 5 ℃ , l o= 250 m A ～ 750 m A 4 50 mV 静态电流 IQ T j =2 5 ℃ 8 mA 静态电流变化率 △ IQ l o= 5m A ～ mA V i =8 V ～ 25V mA 输出电压温漂 △ V o/△ T l o= 5m A m V / ℃ 输出噪音电压 VN f =1 0H z ～ 100KH z , T a =2 5 ℃ 42 μV 纹波抑制比 RR f =1 20H z , V i =8 V ～ 18V 62 73 dB 输入输出电压差 Vo l o= ,T =2 5 ℃ 2 V 输出阻抗 Ro f =1 K H z 15 mΩ 短路电流 1S C V i =3 5V ,T a =2 5 ℃ 230 mA 峰值电流 1P K T j =2 5 ℃ A 图 32 三端稳压元件 7805 电参数 9 的运行速度更快了。 电容器 C C2 起稳定振荡频率、快速起振的作用，电容值我选择了 30pF。 内部振荡方式所得的时钟信号稳定性高。 时钟 复位电路如图 33 C12 2 0 nC22 2 0 nC32 2 0 nX1CR Y S T A LR11 0 kVCCLTAL1XTAL2VCCVCCGND 图 33 钟复位电路图 复位电路的设计 复位电路的作用 ： 在上电或复位过程中，控制 CPU 的复位状态：这段时间内让 CPU 保持复位状态 ， 而不是一上电或刚复位完毕就工作，防止 CPU 发出错误的指令、执行错误操作，也可以提高电磁兼容性能。 无论用户使用哪种类型的单片机 ,总要涉及到单片机复位电路的设计。 而单片机复位电路设计的好坏 ,直接影响到整个系统工作的可靠性。 许多用户在设计完单片机系统 ,并在实验室调试成功后 ,在现场却出现了“死机”、“程序走飞”等现象 ,这主要是单片机的复位电路设计不可靠引起的。 基本的复位方式 ： 单片机在启动时都需要复位，以使 CPU 及系统各部件处于确定的初始状态，并从初态开始工作。 89 系列单片机的复位信号是从 RST 引脚输入到 芯片内的施密特触发器中的。 当系统处于正常工作状态时，且振荡器稳定后，如果 RST 引脚上有一个高电平并维持 2 个机器周期 (24 个振荡周期 )以上，则 CPU 就可以响应并将系统复位。 单片机系统的复位方式有：手动按钮复位和上电复位。 （ 1）手动按钮复位 手动按钮复 位需要人为在复位输入端 RST 上加入高电平。 一般采用的办法是在 RST 端和正电源 Vcc 之间接一个按钮。 当人为按下按钮时，则 Vcc 的 +5V 10 电平就会直接加到 RST 端。 手动按钮复位的电路如图 34 所示。 由于人的动作再快也会使按钮保持接通达数十毫秒，所以， 完全能够满足复位的时间要求。 求。 图 34 手 动复位电路 图 35 上 电复位电路图 （ 2）上电复位 AT89C51 的上电复位电路如图 35 示，只要在 RST 复位输入引脚上接一电容至 Vcc 端，下接一个电阻到地即可。 对于 CMOS 型单片机，由于在 RST 端内部有一个下拉电阻，故可将外部电阻去掉，而将外接电容减至 1181。 F。 上电复位的工作过程是在加电时，复位电路通过电容加给 RST 端一个短暂的高电平信号，此高电平信号随着 Vcc 对电容的充电过程 而逐渐回落，即 RST 端的高电平持续时间取决于电容的充电时间。 为了保证系统能够可靠地复位， RST 端的高电平信号必须维持足够长的时间。 上电时， Vcc 的上升时间约为 10ms，而振荡器的起振时间取决于振荡频率，如晶振频率为 10MHz，起振时间为 1ms；晶振频率为 1MHz，起振时间则为 10ms。 在图 34 的复位电路中，当 Vcc 掉电时，必然会使 RST 端电压迅速下降到 0V 以下，但是，由于内部电路的限制作用，这个负电压将不会对器件产生损害。 另外，在复位期间，端口引脚处于随机状态，复位后，系统将端口置为全“ l”态。 如果系统在 上电时得不到有效的复位，则程序计数器 PC 将得不到一个合适的初值，因此， CPU 可能会从一个未被定义的位置开始执行程序。 当时钟频率选用 6 MHz 时， C 取 22uF， Rs 取 200 欧， Rk 取 1 千欧。 在实际的应用系统设计中，若有外部扩展的 I/O 接口电路也需初始复位，如果它们的复位端和 MCS51 的复位端相连，复位电路中的 R、 C 参数要受到影响，这时复位电路中的 R、 C 参数要统一考虑，以保证可靠的复位。 如果单片机 MCS51与外围 I/O 接口电路的复位电路和复位时间不完全一致，使单片机初始化程序不能正常进行，外围 I/O 接口电路的复位也可以不和 MCS51 复位端相连，仅采用独立的上电复位电路。 若 RC 上电复位电路接施密特电路输入端，施密特电路输出接 MCS51 和外围电路复位端，则能使系统可靠地同步复位，一般来说，单片 11 机的复位速度比外围 I/O 接口电路快一点，为保证系统可靠复位在初始化程序中应该安排一定的复位延迟时间。 本设计采用上电复位电路。 （ 3）看门狗型复位电路 看门狗型复位电路主要利用 CPU 正常工作时 ,定时复位计数器 ,使得计数器的值不超过某一值。 当 CPU 不能正常工作时 ,由于计数器不能被复位 ,因此其计数会 超过某一值 ,从而产生复位脉冲 ,使得 CPU 恢复正常工作状态。 此复位电路的可靠性主要取决于软件设计 ,即将定时向复位电路发出脉冲的程序放在何处。 一般设计 ,将此段程序放在定时器中断服务子程序中。 然而 ,有时这种设计仍然会引起程序走飞或工作不正常。 原因主要是：当程序“走飞”发生时定时器初始化以及开中断之后的话 ,这种“走飞”情况就有可能不能由 Watchdog 复位电路校正回来。 因为定时器中断一真在产生 ,即使程序不正常 ,Watchdog 也能被正常复位。 为此提出定时器加预设的设计方法。 即在初始化时压入堆栈一个地址 ,在此地址内执行的是一条关中断和一条死循环语句。 在所有不被程序代码占用的地址尽可能地用子程序返回指令 RET 代替。 这样 ,当程序走飞后 ,其进入陷阱的可能性将大大增加。 而一旦进入陷阱 ,定时器停止工作并且关闭中断 ,从而使 Watchdog 复位电路会产生一个复位脉冲将 CPU 复位。 当然这种技术用于实时性较强的控制或处理软件中有一定的困难。 显示电路的设计。