数字电子技术实验指导书教案

数字电子技术实验指导书教案内容摘要：

图 19 三态门应用电路 OC 与非门实现线与功能 1) 调节上拉电阻 RP，使 74LS22 正常驱动 6 个反相器（ 74LS04），其中 VCC=5V，记录的 RPmin范围 的数值。 2) 参考图 13 所示电路的线与功能，实现逻辑功能： CDABCDABFFF  21 15 将 74LS126 中三态门按图 19 连接，先使两个控制端均为 0，然后轮流使其中一个为 1（注意不允许同一时刻有两个以上控制端同时为 1）。 在门的输入端分别加不同频率的方波信号（例如 f1=5KHz 及 f2=100Hz），观察并记录输出 F 的波形。 五、实验思考 与非门输入端悬空可以看成逻辑“ 1”还是逻辑“ 0”。 在什么情况下与非门输出高电平或低电平。 其电压值分别等于多少。 TTL 门的输出端可短接电源或接地吗。 TTL 门的输出端能否并联使用。 16 实验二 数据选择器应用 一、实验目的 掌握数据 选择器基本电路的构成及电路原理。 掌握数据选择器的逻辑功能和它的测试方法。 掌握应用数据选择器组成其它逻辑电路的方法。 二、 实验设备与器件 序号 仪器或器件名称 型号或规格 数量 1 数字逻辑电路实验箱 1 2 74LS151 2 3 74LS04 1 4 74LS00 1 三、实验原理 数据选择功能是指通过选择，把多个通道的数据传送到唯一的公共数据通道上。 实现数据选择功能的逻辑电路称为数据选择器。 它可被看作一个多输入、单输出的单刀多掷开关，所以数据选择器也可以称为多路开关，是又一 种重要的组合逻辑部件。 在控制端的作用下，数据可以实现从多路数据传输中选择任何一路信号输出，选择的控制由特设的端口编码决定，称为地址码，数据选择器可以完成多路信号的分时传输、组合逻辑函数的构成、数据的并 串转换和译码等功能。 本实验采用的逻辑器件为 TTL 的 74LS151，它为互补输出的 8 选 1 数据选择器，外形为双列直插，引脚排列如图 21 所示，逻辑符号如图 22 所示。 其中 D0、 D D D D DD D7 为 8 个数据输入端；具有 2 个互补输出端， Q 为同相输出端， Q 为反相输出端 ； A0、A A2 为数据选择器的 3 个控制端（地址码）； S 为使能端，低电平有效。 74LS151 的功能表见表 21。 图 21 74LS151 引脚排列图 图 22 74LS151 逻辑符号 17 表 21 74LS151 的功能表 输 入 输 出 S A2 A1 A0 Q Q 1 0 1 0 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 四、实验内容 验证 74LS151 的逻辑功能 地址端 A0、 A A2，数据端 D0~D7，使能端 S 接逻辑开关，输出端 Q 接逻辑电平显示器，按 74LS151 功能表逐项进行测试，记录测试结果。 用 8 选 1 数据选择器 74LS151 设计 3 输入多数表决电路。 用二片 8 选 1 数据选择器和 TTL 与非门实现函数： F（ A， B， C， D） =Σ m（ 1， 5， 6， 7， 9， 11）。 （ Di=0 或 1） 实现并行数据到串行数据的转换，如图 23 所示 图 23 并行数据到串行数据转换 图 五、实验思考 怎样用 一 块 74LS151 构成 16 选 1 电路。 18 实验三 全加器应用 一、实验目的 掌握 74LS283 全加器的逻辑功能和特点。 了解算术运算电路的结构。 学习全加器的应用。 二、 实验设备与器件 序号 仪器或器件名称 型号或规格 数量 1 数字逻辑电路实验箱 1 2 74LS283 2 3 74LS04 1 4 74LS86 1 5 74LS00 1 三、实验原理 图 31 74LS283 引脚图 图 32 74LS283 逻辑功能图 全加器是一种广义名称，就其电路的结构而言，它是一种二进制运算的单元电路。 从器件角度看，它是一种最基本的二进制算术运算器件。 实际的加法运算，必须同时考虑由低位的进位，这种由被加数、加数和一个来自低位的进位数三者相加的运算称为全加运算。 执行这种运算的器件称为全加器。 本实验采用的逻辑器件为 4 位全加器，即 TTL 双极型数字集成电路 74LS283，它是组合逻辑电路，特点是 超前进位，因此运算速度很快，其外形为双列直插，引脚排列如图 31 所示，逻辑符号如图 32 所示。 它有两组 4 位二进制数输入 A4 A3 A2 AB4 B3 B2 B1，一个向最低位的进位输入端 CI，有一组二进制数输出 S4S3S2S1，一个最高位的进位输出端 C4，算术加法运算关系式见上所列。 利用 74LS283 可以实现一些算术运算。 （ 1）两个 4 位二进制数相加 因为 74LS283 本身是全加器，所以可以直接进行 4 位二进制数加法，例如令：A4 A3 A2A1=1000， B4 B3 B2 B1=1001， CI=0，则输出为 C4S4S3S2S1=10001。 有些码组变换存在加法关系，如 8421BCD 码转换至余 3 码，只要在 8421BCD 码基础上加 3（ 0011）即可实现变换。 19 （ 2）两个 4 位二进制数相减 两个 4 位二进制数相减可以看做两个带符号的 4 位二进制数相加，即原码的相减变为补码的相加，而正数的补码就是本身，负数的补码是反码加 1，这样， AB=A+（ B），就可利用74LS283 实现减法运算。 A 数照常输入， B 数通过反相器输入，加 1 可以使 CI=1 得到，这样输出的结果就是两数之差，但是这个结果为补码，要通过 C4 来判别结果的正负。 例如 63（原码 01100011）转化为补码相加 0110+1101=10011 这里 C4=1，结果为正数，补码 0011 等于原码，即结果为 +3；而 36（原码 00110110）转化为补码相加 0011+1010=01101 这里 C4=0，结果为负数，补码 1101 还要再求补一次才能得到正确的原码， 1101 求补为 0011，即结果为 3。 按习惯，把 CO 通过非门作为符号位。 逻辑电路见图 33。 其中， 74LS86 引脚排列如图 34 所示，逻辑符号如图 35 所示。 74LS04 引脚排列如图 36 所示，逻辑符号如图 37 所示。 图 33 实现两个 4 位二进制数减法电路图 图 34 74LS86 引脚图 图 35 74LS86 逻辑功能图 图 36 74LS04 引脚图 图 37 74LS04 逻辑功能图 图 38 用 74LS283 实现 8 位二进制加法电路图 20 四、实验内容 用二片 4 位二进制加法器实现 8 位二进制加法 用两块 74LS283 完成级联，逻辑电路见图 38。 分别用 17 个开关表示输入 A、 B 及 CI，这 17 个开关按次序从左到右代表 A8A7A6 A5 A4 A3A2 A B8 B7 B6 B5 B4 B3 B2 B CI，输出分别接 9个 指示灯，也是按次序从左到右代表 C8S8S7S6S5S4S3S2S1。 改变开关状态，观察 9 个指示灯的变化，记录四组数据： 表 31 A8 A7 A6 A5 A4 A3 A2 A1 B8 B7 B6 B5 B4 B3 B2 B1 C8 S8 S7 S6 S5 S4 S3 S2 S1 0 0 1 1 1 0 0 1 0 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1 实现码组转换 利用上述实验电路，在 A 处输入 8421BCD 码， B 和 CI 选取适当值，输出 S4S3S2S1，要求是余 3 码。 依此改变 A，观察指示灯的变化，记录： 表 32 8421BCD 码 余 3 码 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 实现两个 4 位二进制数的减法 直接利用 74LS283 器件，分别用 9 个开关表示输入 A、 B 及 CI，这 9 个开关按次序从左到右代表 A4A3 A2 A B4 B3 B2 B CI，输出分别接 5 个指示灯，也是按次序从左到右代表L5L4L3L2L1。 改变开关状态，观察 5 个指示灯的变化，记录四组数据： 21 表 33 A4 A3 A2 A1 B4 B3 B2 B1 CI L5 L4 L3 L2 L1 0 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 五、实验思考 如何利用全加器 74LS283 实现余 3 码至 8421BCD 码的转换。 22 实验 四 组合逻辑电路的设计 一、实验目的 掌握组合逻辑电路的一般设计方法。 掌握基本门电路在组合逻辑电路中的作用。 掌握各种逻辑门的应用。 二、 实验设备与器件 序号 仪器或器件名称 型号或规格 数量 1 数字逻辑电路实验箱 1 2 数字万用表 1 3 74LS00 1 4 74LS04 1 5 74LS10 1 6 74LS20 1 三、实验原理 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要求完成的工作。 组合电路设计的一般步骤下： 根据任务要求列出真值表； 通过对卡诺图或逻辑表达式的化简，得出最简的逻辑函数表达式； 简化和变换逻辑表达式，从而画出逻辑图。 至此，原理性设计基本完成。 以上设计过程中，逻辑问题最关键，如果题意理解错误，则设计出来的电路就不能符合要求；同时，逻辑函数的化简也是一个重要的环节，通过化简，可以用较少的逻辑门实现相同的逻辑功能，这样一来，就降低成本、节约器件及增加电路可靠性，随着集成电路的发展，化简的意义已经演变成为怎样使电路最佳，所以，设计中必须考虑电路的稳定性，即有无竞争冒险现象，竞争冒险 会影响电路的正常工作，如果设计的电路有竞争冒险现象，则需要采用合适的方法予以消除。 常见的中规模组合电路器件很多，其中 74LS20（ 4 输入二与非门）引脚排列如图 41 所 23 示，逻辑符号如图 42 所示。 本实验主要用小规模门电路来模拟，并验证之。 图 41 74LS20 引脚图 42 74LS20 逻辑功能图 四、实验内容 设 A、 B、 C 为某保密锁的 3 个按键，当 A 键单独按下时，锁既不打开也不报警；只有当A、 B、 C 或者 A、 B 或者 A、 C 分别同时按下时，锁才能被打开，当不符合上述组合 状态时，将发出报警信息，试用与非门设计此保密锁的逻辑电路。 试用 TTL 与非门电路，设计 3 位奇校验（ 0~7）电路。 *一热水器如图 43 所示，图中虚线表示水位， A、 B、 C 电极被水浸没时会有信号输出。 水面在 A、 B 间时为正常状态，绿灯 G 亮；水面在 B、 C 间或 A 以上时为异常状态，黄灯 Y亮；水面在 C 以下为危险状态，红灯 R 亮。 试用与非门设计实现该逻辑功能的电路。 图 43 热水器示意图 五、实验思考 冒险会不会影响组合电路的正常工作。 最简的组合电路是否就是最佳的。