数字电子技术课程设计报告:数字钟的设计与制作内容摘要:
11,一块 74HC390,一块 74HC00 和一个晶振连接成一个六进制计数器,数码管从 0— 6 显示,见附图 53。 图 53 74390 六进制计数器 4. 利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从 0— 59显示,见附图 54。 U 1 A7 4 H C 0 0 D123U 1 B7 4 H C 0 0 D456U 2 A7 4 H C 3 9 0 D1 Q A31 Q B51 Q C61 Q D71 I N A11 I N B41 C L R2U 2 B7 4 H C 3 9 0 D2 Q A132 Q B112 Q C102 Q D92 I N A152 I N B122 C L R14U3DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B DU4DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B D5VV C CV1 1 5 0 H z 5 VU6S E V E N _ S E G _ C O M _ KA B C D E F GC o mU 1 C7 4 H C 0 0 D9108U 1 D7 4 H C 0 0 D121311六十进制电路调试图 54 六十进制电路 5. 利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图 55。 U 1 A7 4 H C 0 0 D123U 1 B7 4 H C 0 0 D456U 3 A7 4 H C 3 9 0 D1 Q A31 Q B51 Q C61 Q D71 I N A11 I N B41 C L R2U 3 B7 4 H C 3 9 0 D2 Q A132 Q B112 Q C102 Q D92 I N A152 I N B122 C L R14U2DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B DU5DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B D5VV C CV1 1 0 0 k H z 5 VU4S E V E N _ S E G _ C O M _ KA B C D E F GC o mU 1 C7 4 H C 0 0 D9108U 1 D7 4 H C 0 0 D121311U6S E V E N _ S E G _ C O M _ KA B C D E F GC o mU7S E V E N _ S E G _ C O M _ KA B C D E F GC o mU 8 A7 4 H C 3 9 0 D1 Q A31 Q B51 Q C61 Q D71 I N A11 I N B41 C L R2U9DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B DU 1 0 A7 4 H C 0 0 D123U 1 1 B7 4 H C 0 0 D4565VV C CU 1 2 B7 4 H C 3 9 0 D2 Q A132 Q B112 Q C102 Q D92 I N A152 I N B122 C L R14U 1 3DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~ E L5~ B I4~ L T34 5 1 1 B DU 1 4S E V E N _ S E G _ C O M _ KA B C D E F GC o mU 1 5 C7 4 H C 0 0 D9108U 1 6 D7 4 H C 0 0 D1213115VV C C图 55 双六十进制电路 6. 利用 CD4060、电阻及晶振连接成一个分频 —— 晶振电路,见附图 56。 X1R 1 4 5 3 2 . 7 6 8 k H z21R11 0 M o h mC13 0 p FC23 0 p FO 1 22O 1 33R T C10O37。数字电子技术课程设计报告:数字钟的设计与制作
相关推荐
图 19 三态门应用电路 OC 与非门实现线与功能 1) 调节上拉电阻 RP,使 74LS22 正常驱动 6 个反相器( 74LS04),其中 VCC=5V,记录的 RPmin范围 的数值。 2) 参考图 13 所示电路的线与功能,实现逻辑功能: CDABCDABFFF 21 15 将 74LS126 中三态门按图 19 连接,先使两个控制端均为 0,然后轮流使其中一个为
R 1100koR 2U i(a) (b)第 12 页 共 71 页 答案参见我的新浪博客: 路如下所示,试分别求出 (a)、 (b)图中的 R2值,输出电压 UO值。 用代数化简法化简 (6﹪ ) (1) CBAA BCY (2) CABCCAABY 根据电路符号及输入波形,画出 Q 端的波形。 设初态均为 1。 ( 6﹪) 已知组合逻辑电路如下图所示
络控制。 TLSG2224WEB 整体性能优越,使用简单,性价比高,为企业、校园及智能小区等组网场合提供理想的组网解决方案。 产品特点 : 采用高性能处理器和大容量内存 内置线缆测试器( VCT) 灵活的动态 MAC 地址管理 快速的配置文件保存与载入 提供 MTU VLAN 功能 24 个 10/100/1000M RJ45 端口, 2 个共享千兆 SFP 接 口 产品特性 : 符合 IEEE
载 参考 错误 !未找到引用源。 ,试确定下面哪一种接口(驱动门到负载门)需要接上拉电阻,为什么。 上拉取值电阻应该注意什么。 哪一种接口驱动会有问题。 如何解决。 ( 1) 74TTL 驱动 74ALSTTL ( 2) 74HC CMOS 驱动 74TTL ( 3) 74TTL 驱动 74HC CMOS ( 4) 74LSTTL 驱动 74HCT CMOS ( 5) 74TTL 驱动
器件,反映其控制能力的参数为 ( )。 ( 3)集成运放只有( )截止频率,当信号频率高于此频率时,增益会显著( )。 ( 4)电压放大电路共有( )种组态,分别为( )组 态、( )组态和( )组态。 ( 5)理想运放只有在( )应用条件下,两个输入端才同时符合虚短和虚断的原则。 ( 6)在调试共射放大电路时,输出波形同时出现了截止失真和饱和失真,为减小失真,应首先调整( )。 (
( 5) 图 31 图 32 是由计数器和输出电路组成的序列脉冲发生器,写出 F1 和 F2 在CP 脉冲作用下的输出数值。 ( 6 分) 分析图 33 由 4 位全加器组成的组合逻辑电路,列出真值表,说明电路的功能。 ( 8 分) Y3 图 32 10k 10k 图 33 3 四 、 ( 15 分) 用 8 选一数据选择器 CC4512 设计一检码电路,输入为 4 位二进制代码,当其能被