数字电子技术基础课后习题解答(一到三章张克农

数字电子技术基础课后习题解答(一到三章张克农内容摘要：

载 参考 错误 !未找到引用源。 ，试确定下面哪一种接口（驱动门到负载门）需要接上拉电阻，为什么。 上拉取值电阻应该注意什么。 哪一种接口驱动会有问题。 如何解决。 （ 1） 74TTL 驱动 74ALSTTL （ 2） 74HC CMOS 驱动 74TTL （ 3） 74TTL 驱动 74HC CMOS （ 4） 74LSTTL 驱动 74HCT CMOS （ 5） 74TTL 驱动 4000B CMOS （ 6） 4000B CMOS 驱动 74LSTTL [解 ] 如果 CMOS 门电路的电源电压 VDD等于 5 伏，根据 错误 !未找到引用源。 中TTL 和 CMOS 的极限参数可知，要用 74TTL 系列电路驱动 74HC 系列 CMOS 门电路，TTL 带 CMOS 负载能力是非常强大的，而且 TTL 低电平输出也在 CMOS 输入认可的低电平范围之内。 但 74TTL 的输出高电平的最小值是 ，而 74HC CMOS 认可的输入高电平最小值是 ，因此，必须设法将 TTL 电路输出的高电平提升到 以上。 最简单的解决办法是在 TTL 电路的输出端与 CMOS 门的电源之间接入上拉电阻 R，以保证输出高电平被提至 VDD， R 的选择与 OC 的外接电阻选择方法一样。 一般接 10k电阻就可以将 拉升到 接近 5V，而且对 TTL 输出低电平时的灌电流（ 5V/10k=）也不会太大。 因此，（ 3）、（ 4）和（ 5）应该 需要接上拉电阻。 由 错误 !未找到引用源。 可见，如果用 74HC 系列 CMOS 电路驱动 74TTL 电路，CMOS 的输出高低电平极限值完全在 TTL 输入电平范围之内。 但由于 74HC 输出低电平的 IOL(max)=4mA， 74TTL 的输入低电平的 IIL(max)＝ ，所以 74HC 最多可以带动2 个 TTL 标准系列门， CMOS 的带负载能力较差。 由 错误 !未找到引用源。 可见， 4000B 低电平输出时还不足以驱动一个 TTL 逻辑门，其实许多的 4000B 系列都存在低电压输出驱动电流不足的问题。 有两个特殊的门可以缓解这一问题，缓冲器 4050 和反相缓冲器 4049 是专门设计成能够提供高的输出电流的CMOS器件，其 IOL(max)=4mA， IOH(max)=，用其中之一接在 4000B和 TTL门之间，则足以驱动 2 个 74TTL 负载。 也可以 将同一封装内的 2 个 CMOS 门电路并 联使用，提高驱动负载能力。 设计一个与或非门的 VHDL 程序 [解 ] 参考程序如下 LIBRARY IEEE。 14 USE。 ENTITY and_or_not IS PORT( a, b, c, d： IN STD_LOGIC。 z： OUT STD_LOGIC )。 END and_or_not； ARCHITECTURE behave OF and_or_not IS z =not ((a AND b)OR(c AND d)) END behave。 调用与门、或门和非门元件，设 计 异或 门的 VHDL 程序。 [解 ] 参考程序如下 LIBRARY IEEE。 USE。 ENTITY xor IS PORT( x, y： IN STD_LOGIC。 z： OUT STD_LOGIC )。 END xor； ARCHITECTURE xor_arc OF xor IS SIGNAL i1, i2, i3, i4： BIT； COMPONENT and PORT（ a， b： IN BIT； c： OUT BIT）。 END COMPONENT。 COMPONENT or PORT（ a, b ： IN BIT； c： OUT BIT）。 END COMPONENT。 COMPONENT inv PORT（ a： IN BIT； c： OUT BIT）。 END COMPONENT。 BEGIN U0： inv PORT MAP (x， i1)。 U1： inv PORT MAP (y， i2)。 U2： and PORT MAP (i1， y， i3)。 U3： and PORT MAP (x， i2， i4)。 U4： or PORT MAP (i3， i4， z)。 15 END xor_arc。 第 3章 习题解答 图题 所示电路，当 M=0 时实现何种功能。 当 M=1 时又实现何种功能。 请说明其工作原理。 [解 ] (1)由电路可写出如下逻辑关系 i i i iF M A M A M A   (2) 分析电路功能 当 M =0 时， Fi = iA ，输出为反码；当M = 1 时， Fi = Ai ，输出为原码。 电路实现 4位 原码 /反码变换 功能。 图题 生器，共有 16 种逻辑功能。 A、 B 为输入变量，E3E2E1E0 为功能控制端。 (1) 试写出 Y 的表达式（不需化简）； (2) 试说明 E3E2E1E0 取值为 0000到 1111时的电路功能。 (3) 若 OC 门输出高电平大于 3V，且每个门漏电流 IOH=100μA ；输出低电平小于，且最大灌电流 IOL=8mA，设输出驱动两个 TTL 门，且各 TTL 门的输入端数为 1，（ TTL 门的高电平输入电流 IIH=20μA ，输入短路电流 IIS=），试问 R 的取值范围。 （选择合适的标称值电阻）。 [解 ]1. 分析电路 (1) 写出电路的逻辑表达式： 3 2 1 0Y A B E A B E A B E A B E    (2) 分析逻辑功能 将输入变量的所有组合代入上式，可得电路的逻辑功能关系，见表解。 电路构成多功能函数发生器。 表解 E3E2E1E0 Y 0000 1 0001 A+B 0010 BA 0011 B 0100 BA 010 1 A 0110 A⊙ B 0111 AB 1000 AB 1001 A B 1010 A 1011 BA 1100 B 1101 BA 1110 BA 1111 0 图题 A3 A2 A1 A0 M F3 F 2 F 1 F 0 ＝ 1 ＝ 1 ＝ 1 ＝ 1 图题 E3 E2 E1 E0 A B B VCC（ 5V） amp。 1 1 amp。 amp。 amp。 R（5V） YV） 16 2. 计算上拉电阻： R≤C C O H m in 3O H I H53 4. 6 K( 4 0. 1 2 0. 02 ) 10VUnI m I       R≥ C C O L m a x3O L I S 5 ( 8 2 ) 10VUI m I      R 可选 电阻。 设计一个代码转换器，要求将三位步进码 CBA 转换成二进制码 Z3Z2Z1。 编码如表题 所示。 [解 ] 由表可直接写出输出逻辑表达式，并化简： 2 (1 , 3 )Z m C B A C B A C A    1 (6 , 7)Z m C B A C B A C B    0 (1 , 4 , 7)Z m C B A C B A C B A    该逻辑电路若用集成门实现，需 2 个非门、 5 个与门和 1 个3 输入或门，设计使用芯片多。 如用 38 译码器设计，则电路较简单，电路见图解。 用与非门设计一多数表决电路。 要求A、 B、 C 三人中只要有半数以上同意，则决议就能通过，但 A 还具有否决权，即只要 A不同意，即使多数人同意也不能通过。 要求列出真值表、化简逻辑函数，并用图题 所给出的 74LS00 芯片画出电路连接图。 [解 ] (1) 规定逻辑变量 设 A、 B、 C 同意为 1，不同意为 0；决议L 通过为 1，决议不同过为 0。 由题可写出逻辑真值表如表解。 (2) 根据表解 写出逻辑函数 C B AABCBACL  因指定用 7400 与非门设计，故将 L 化为与非 与非式 BACAL  ⑶ 画出 74LS00 芯片电路接线图如图解 所示，将 6 管 脚与 1 12 管 脚分别表题 输入 输 出 C B A Z 2 Z 1 Z 0 0 0 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 Z2 Z0 Z1 amp。 amp。 amp。 A0 A1 A2 ST C ST B ST A Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 图解 74LS138 1 2 3 4 5 6 C B A 0 0 1 17 连接，则 11 脚输出即为函数 L。 设计一交通灯故障检测电路。 要求 R、 G、 Y 三灯只有并一定有一灯亮，输出L=0；无灯亮或有两灯以上亮均为故障，输出 L=1。 要求列出逻辑真值表，如用非门和与非门设计电路，试将逻辑函数化简，并给出所用 74 系列器件的型号。 [解 ] 题目已规定逻辑变量并赋值，根据要求写出逻辑真值表，列出 逻辑函数式如下 R G YYRGYGRGYRYGRL  ()R G Y R Y R G G Y    可选用 6 非门 740 2 输入与非门 7400、双 4 输入与非门7420 实现电路设计（图略）。 一热水器如图题 所示，图中虚线表示水位； A、 B、C 电极被水浸没时会有信号输出。 水面在 C、 B 间时为正常状态，绿灯 G 亮；水面在 B、A 间或在 C 以上时，为异常状态，黄灯 Y 亮；水面在 A 以下时，为危险状态，红灯 R 亮。 试用 SSI 器件设计实现该逻辑功能的电路。 [解 ] 根据题目已给逻辑变量，设输入变量水面未超 过设定范围时为 0，超过设定范围时为 1；输出逻辑变量灯亮为 1，灯不亮为 0。 列出逻辑真值表如表 解 ，其中有些状态是不出现的，作为无关项。 经化简的逻辑表达式如下 BCG RA ABCABCY  选用 1 片 7404 非门和 1 片 7400 与非门即可实现电路的设计，电路图见图解。 表题 R G Y L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 图题 C B A 表解 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 amp。 amp。 amp。 amp。 C A B GND VCC L 图解 74LS00 18 试用 38 线译码器和若干门电路实现 题的逻辑设计。 要求选择逻辑器件的型号，画出 电路连接图。 [解 ] (1) 将 题输出量用最小项表示 3(3)G m Y 0(0)R m Y 17(1, 7)Y m Y Y (2) 用 74LS138 译码器和与非门 7400 组成电路见图解。 用译码器 74LS47 驱动七段数码管时，发现数码管只显示 9。 试问故障出在哪里。 [解 ] 当译码器 74LS47 的输入信号 A3A2A1A0 中 A0 固定为高电平时，就会出现只能显示奇数 9 的故障。 因此，检查 A0 线是否开路或与 VCC 短接。 试分析图题 ，写出 Y 的逻辑表达式，当 DC为 00~11 时，说明电路的功能。 （ 74153 的逻辑功能可参见 74253 的功能表 ，但 74153 的输出 1Y 和 2Y在未选通时是低电平）。 [解 ] (1) 划分逻辑功能块 电路可分为 MUX74LS153 和门电路两块。 (2) 写出电路的输出函数式及逻辑真值表 表解 C B A G R Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1。