数字电子技术复习基础题内容摘要:
归并到最邻近的指定电平的过程称为。 95. 用 n个触发器构成计数器,可得到最大计数长度是( )。 4. 能实现分时传送数据逻辑功能的是( )。 A. TTL 与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS 逻辑门 96. 下列触发器中,没有约束条件的是。 RS 触发器 RS触发器 RS触发器 D触发器 电路和异步时序电路比较,其差异在于后者。 A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 8 四选一数据选择器的输出表达式 )()()()( 013012020010 AADAADAADAADF 若用该数据选择器实现 1AF ,则 D0~ D3 的取值为 ( ). A. 110 DD , 032 DD B. 030 DD , 112 DD C. 13210 DDDD D. D0=1, D2=D3=D4=1 A. 不产生竞争冒险 B. 可能产生竞争冒险 C. 输入信号状态改变时 ,可能产生竞争冒险 A. 延时与定时 B. 多谐振荡器 C. 消除噪声 D. 接口 A. 65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 A. DCBA B. DCBA C. DCBA D. ( A+B)( C+D) A. n B. 2n C . 2n D. 2n1 98. 要使 JK触发器的输出 Q从 1变成 0,它的输入信号 JK 应为( )。 A. 00 B. 01 C. 10 D. 无法确定 99. 用 74LS138 译码器实现多输出逻辑函数,需要增加若干个( )。 A. 非门 B. 与非门 C. 或门 D. 或非门 100. 下列触发器中,没有约束条件的是。 RS 触发器 RS 触发器 RS 触发器 D 触发器 101. 七段显示译码器是指( )的电路。 A. 将二进制代码转换成 0~9个数字 B. 将 BCD 码转换成七段显示字形信号 C. 将 0~9 个数转换成 BCD 码 D. 将七段显示字形信号转换成 BCD码 102.欲使 D触发器按 Qn+1=Q n工作,应使输入 D=。 103. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为。 104. 以下电路中可以实现“线与”功能的有。 10 能实现分时传送数据逻辑功能的是( )。 A. TTL 与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS 逻辑门 106. CMOS 数字集成电路与 TTL 数字集成电路相比突出的优点是。 ,其差异在于后者。 108. 要使 JK触发器的输出 Q 从 1 变成 0,它的输入信号 JK 应为( )。 A. 00 B. 01 C. 10 D. 无法确定 109.对于 T触发器,若原态 Qn=1,欲使新态 Qn+1=1,应使输入 T=。 110. 下列触发器中,没有约束条件的是。 RS 触发器 RS 触发器 RS 触发器 D 触发器 111. 逻辑函数的表示方法中具有唯一性的是。 A .真值表 112. 逻辑变量的取值1和0可以表示:。 113 、 若 逻 辑 表 达 式,则下列表达式中与 F 相同的是( ) 、断开 、低 、无 a) b) c) 11下列各式中,哪个是三变量 A, B, C的最小项( ) a) A+B+C b) A+BC c) ABC 11一只四输入与非门,使其输出为 0 的 输入变量组合有( )种 a) 15 b) 8 c) 7 d) 1 11组合逻辑电路的输出取决于( ) a)输入信号的现态 b) 输出信号的现态 c)输入信号的现态和输出信号变化前的状态 11编码电路和译码电路中,( )电路的输出是二进制代码。 a)编码 b) 译码 c) 编码和译码 11组合逻辑电路的竞争冒险是指( ) a)输入信号有干扰时,在输出端产 生了干扰脉冲 b)输入信号状态改变时,输出端可能出现的 虚假信号 c)输入信号不变时,输出端可能出现的虚假信号 11为避免一次变化现象,应采用( )的触发器 a)主从触发 b)边沿触发 c)电平触发 1欲构成能记最大十进制数为 999 的计数器,至少需要( )片十进制加法计数器,或( )片 4 位二进制加法计数器芯片。 a) 3 b) 10 c) 100 12 D/A 转换器的转换精度通常用( ) 来描述 a)分辨率 b)转换误差 c)分辨率和转换误差 12通常寄存器应具有( )功能 a)存数和取数 b)清零与置数 c)两者皆有 12若一个逻辑函数由三个变量组成,则最小项共有( )。 a) 3 b) 4 c) 8 12下列说法,哪一个不是逻辑函数的表示方法( )。 A真值表和逻辑表达式 b卡诺图和逻辑图 c 波形图和状态表 12电路如图 1所示,则输出 F的表达式为( )。 ( a) F=A+B+C ( b) F=ABC ( c) F=( A+B+C) 12组合电路的分析是指( )。 a已知逻辑图,求解逻辑表达式的过程 b已知真值表,求解逻辑功能的过程 c已知逻辑图,求解逻辑功能的过程 12 3线 —— 8线译码器电路是( )译码器。 a 3线二进制 b 三进制 c 三 —— 八进制 12下列哪种说法可以消除组合电路的竞争冒险( )。 a 输入状态不变 b 加精密的电源 c 接滤波电容 12存在一次变化现象的是( )触发器。 a 主从型 b JK c RS 和 JK 1 n位二进制加法计数器有( )个状态,最大计数值是( )。 a 2n1 b2n c 2n1 13 n位 D/A 转换器的分辨率可表示为( )。 a 1/2n11 b 1/2n1 c 1/2n 13寄存器在电路组成上的特点是( )。 a 有 CP输入端,无数码输入端 b 有 CP输入端和数码输入端 c 无 CP输入端,有数码输入端 (101011111)2=( )16=( ) 8421BCD , (3B)16=( )10=( ) 8421BCD ( )、( )、( )。 =AB+AC 的对偶式为( )。 :( )、( )、( ),在数字电路中三极管一般作为开关元件使用,即工作在( )和( ) 8位二进制信息,要( )个触发器。 触发器特征方程为。 1.逻辑函数的表达形式主要有 , , , 四种。 2.完成下列的数制转换 ( 1)、( 255) 10=( ) 2=( ) 16=( ) 8421BCD ( 2)、( 3FF) 16=( ) 2=( ) 10=( ) 8421BCD 3.使用 或非 门做反相器使用其他输 入端应接 电平 、 异或 门做反相器使用其他输入。数字电子技术复习基础题
相关推荐
( 5) 图 31 图 32 是由计数器和输出电路组成的序列脉冲发生器,写出 F1 和 F2 在CP 脉冲作用下的输出数值。 ( 6 分) 分析图 33 由 4 位全加器组成的组合逻辑电路,列出真值表,说明电路的功能。 ( 8 分) Y3 图 32 10k 10k 图 33 3 四 、 ( 15 分) 用 8 选一数据选择器 CC4512 设计一检码电路,输入为 4 位二进制代码,当其能被
器件,反映其控制能力的参数为 ( )。 ( 3)集成运放只有( )截止频率,当信号频率高于此频率时,增益会显著( )。 ( 4)电压放大电路共有( )种组态,分别为( )组 态、( )组态和( )组态。 ( 5)理想运放只有在( )应用条件下,两个输入端才同时符合虚短和虚断的原则。 ( 6)在调试共射放大电路时,输出波形同时出现了截止失真和饱和失真,为减小失真,应首先调整( )。 (
载 参考 错误 !未找到引用源。 ,试确定下面哪一种接口(驱动门到负载门)需要接上拉电阻,为什么。 上拉取值电阻应该注意什么。 哪一种接口驱动会有问题。 如何解决。 ( 1) 74TTL 驱动 74ALSTTL ( 2) 74HC CMOS 驱动 74TTL ( 3) 74TTL 驱动 74HC CMOS ( 4) 74LSTTL 驱动 74HCT CMOS ( 5) 74TTL 驱动
积和格局部署合适数量的摄像机,同时可以多角度采集庭审现场清晰画面,支持枪式摄像机或多个级联一体化旋转摄像机对预定多位置的人物或场景进行跟踪拍摄; ( 3) 视频处理: 系统的庭审主机能支持 D1( 704 576)实时编码,单路支持双码流输出,视频格式为 ;高音质,采样频率高,符合最高院对视频图像质量的规定要求; ( 4) 多画面联动图像处理: 系统可根据需要设置成 4/6/8 多种画面合成模式
为同步模 16 递增计数器,具有异步清零、同步预置数等功能,试用反馈置数法构成模9计数器。 (9分) 6、试用 PROM 实现下列一组逻辑函数。 (8分) Y— 0 Y— 1 Y— 2 Y— 3 Y— 4 Y— 5 Y— 6 Y— 7 74LS138 A2 A1 A0 s1 s2 s3 Q3 Q2 Q1 Q0 CO C— L— R— L— D— 74LS161 CTP D3D2D1D0 CP